《集成电子技术》10_8序列脉冲发生器.pptVIP

* HIT集成电子技术电子教案------序列脉冲发生器 　　　　　 10.8 序列脉冲发生器 10.8.1 一般计数器译码器型序列脉冲发生器 10.8.2 一般型序列脉冲发生器存在的问题 10.8.3 解决尖峰干扰（竞争冒险）的途径 组成序列脉冲发生器的电路很多，有一般计数器和译码器组成的序列脉冲发生器，也有由特殊形式计数器组成的序列脉冲发生器。序列脉冲发生器一般由计数器和译码器组成。 在数控装置和数字计算机中，往往需要机器按着人们事先规定的顺序进行运算或操作，这就要求机器的控制部分不仅能正确地发出各种控制信号，而且要求这控制信号在时间上有一定的先后顺序。比如在时分制多路通信中，需要把一个信道（传输信息的通道）按时间划分为多路，使时钟脉冲按一定顺序加以分配，能完成这类任务的电路就叫序列脉冲发生器，或者称为顺序脉冲发生器、节拍脉冲发生器，有时也叫分相器。 10.8.1 一般计数器译码器型序列脉冲发生器 由计数器和译码器组成的序列脉冲发生器如图所示。图的下半部是一个两位二进制异步计数器,图的上半部是由四个与门组成的译码器。异步计数器给出的四个状态通过译码器译出，从与门的四条输出线P0、P1、、P2、和P3即可得到序列脉冲。 10.8.1.1 电路结构 10.8.1.2 状态转换及工作波形 在时钟脉冲作用下P0、P1、P2、和P3将依次给出一串脉冲，每串脉冲的周期为4TCP，P3、P2、P1、P0的输出依次比前一级输出滞后一个TCP，TCP为时钟脉冲周期。 图10.08.02 序列脉冲发生器的输出波形 在计算机与数字控制系统中，可以用这些顺序输出脉冲作为控制脉冲去依次打开某些控制门，或按顺序去操作某些执行机构的动作，而控制执行机构操作时间的长短则由驱动计数器的CP脉冲的周期来决定。 序列脉冲发生器输出的各脉冲串的周期取决于计数器的进制。输出脉冲串的周期，也常用节拍数表示。如前面讲过的序列脉冲发生器输出脉冲串的周期为4TCP，那么这个序列脉冲发生器输出为四个节拍，可采用2位二进制计数器来实现。如节拍数为十的序列脉冲发生器，它的计数器可采用十进制计数器来实现等。 10.8.2 一般计数器译码器型序列脉冲 发生器存在的问题 序列脉冲发生器作为控制系统中协调电路各部分动作的部件，就要求各输出线给出的节拍脉冲要准确、可靠。如果一般计数器译码器型序列脉冲发生器中的计数器是异步式的，在时钟脉冲CP作用时，各个触发器不是同时翻转，而是有先有后。即使采用同步计数器，各触发器也不可能在同一瞬间一齐翻转。另外，在每次状态变化时，可能有两个或两个以上的触发器向相反方向翻转。这样在译码器的输入端就产生了信号的竞争，而电路的延迟又不可避免，这样就可能在序列脉冲发生器的输出线上产生竞争冒险干扰信号。 图10.08.03 出现尖峰干扰的序列脉冲发生器 例如，计数器由[Q1Q0]=01状态转换为[Q1Q0]=10状态时，两个触发器都发生翻转。由于计数器异步工作，触发器翻转时有一定延迟，因此两个触发器不会同时翻转，出现了一个崭短的[Q2Q1]=00的情况。Q2经延迟后才由“0”→“1”，因而在相应的输出线P0上出现冒险尖峰，如波形图图10.08.03所示。 图10.08.03 出现尖峰干扰的序列脉冲发生器 显然图中的干扰波形是理想化了，也画成方波，实际的波形有时只是一个尖峰，有时幅度也达不到额定的高电平的数值。 从波形图可以看出，由于触发器翻转存在着延迟，只要输出线的译码门的输入信号存在竞争，也就是二个触发器的Q信号存在竞争，就会有竞争冒险存在。竞争冒险干扰的存在，特别是当这种干扰幅度较大时，若不加抑制或消除，就成为假信号，造成整机误动作。 10.8.3 解决尖峰干扰（竞争冒险）的途径 解决尖峰干扰的办法，一是减小尖峰幅值，一是消除尖峰干扰。减小尖峰的幅值通常在译码器的输出端加电容器吸收干扰信号，方法简单，但它使正常的输出波形变坏。另外将串行（异步）计数器改为同步计数器，由于延迟时间的减小，也会减小这种干扰。但由于触发器的延迟不可能完全一样，而且每个触发器的负载大小和布线情况也不相同，因此同步计数器各触发器不可能绝对同时翻转，这样就不可能彻底消除竞争冒险现象。所以上述两种办法，只能起到抑制作用。 从根本上解决尖峰干扰的问题，就应当消除产生竞争冒险的根源。由上面分析看出，干扰尖峰的产生是由于编码状态转换时，触发器的