数字信号处理器技术原理与开发应用（第二版）－课件－3.ppt

第三章 C54x数字信号处理器结构 本章内容： 3.1 结构概述 3.2 总线结构 3.3 CPU内核 3.4 指令流水线 3.5 存储器组织结构 3.6 系统控制 3.7 片上外设 3.8 JTAG边界扫描技术 (IEEE Standard 1149.1) 3.9 芯片引脚及功能 3.10 现代高性能DSP与C54x DSP的对比 C54x数字信号处理器结构 3.1 结构概述 TMS320C54x DSP TMS320C54x(C54x)系列DSP是TI公司为实现低功耗高速实时信号处理而设计的一系列16位定点数字信号处理器。具有以下特点： 改进的哈佛结构，操作灵活 高速并行和专用硬件逻辑CPU设计 六级指令流水线 MAC单元 …… 完善的寻址方式和专业化指令集 模块化结构设计 低功耗 C54x DSP 结构 C54x数字信号处理器结构 3.1 结构概述 3.2 总线结构 C54x数字信号处理器结构 3.1 结构概述 3.2 总线结构 3.3 CPU内核 CPU组成 C54x系列DSP的CPU组成： 40-bit 的算数逻辑单元 (ALU：Arithmetic Logic Unit) 两个40-bit累加寄存器(Accumulator registers) ACC A和 ACC B 桶形移位器 (Barrel shifter) 支持-16到31的移位运算 1个17×17-bit 乘法器和40-bit 加法器构成的乘/加单元 比较选择存储单元CSSU (Compare, select, and store unit) 指数编码器 (EXP) 数据地址生成单元 (DAGEN) 程序地址生成单元 (PAGEN) C54x数字信号处理器结构 3.1 结构概述 3.2 总线结构 3.3 CPU内核 3.4 指令流水线 C54x数字信号处理器结构 3.1 结构概述 3.2 总线结构 3.3 CPU内核 3.4 指令流水线 3.5 存储器组织结构 C54x 系列 DSP 存储空间 一般的C54x系列DSP共有192K 16bit字的存储空间，并划分为三种相互独立的空间： 64K 字程序空间：存放指令代码以及数据表(如正弦查找表) CPU自动通过总线P以及外部总线访问程序空间 64K 字数据空间：存放数据 CPU根据指令通过总线C/D/E以及外部总线访问数据空间 64K 字I/O空间：对应到外围可编程设备的寄存器/额外数据空间 CPU根据I/O读写指令通过总线C/D/E以及外部总线访问I/O空间 16bit address bus == 216 = 65536 = 64K 每个空间编址：0x0000~0xFFFF 片上存储资源 C54x系列DSP的片上存储器类型： DARAM (dual-access RAM) SARAM (single-access RAM) ROM (read-only Memory) 存储器映射 C54x系列DSP存储器映射(Memory Maps) 片上数据存储器/片外数据存储器 == 64K数据空间的某一段 片上程序存储器/片外程序存储器 == 64K程序空间的某一段 连接到I/O空间片外存储资源 == 64K I/O空间的某一段 存储器配置 C54x系列DSP存储器配置 通过设置C54x DSP的CPU状态和控制寄存器PMST，我们可以改变存储器映射关系 PMST (Processor Mode Status Register) 处理器模式状态寄存器的三个位 (MP/MC、OVLY、DROM) 会影响存储器配置： 存储器配置 MP/MC (Microprocessor/microcomputer mode) =0 微型计算机模式，片上ROM被映射到程序空间 =1 微处理器模式，片上ROM不被映射到程序空间 复位值：由 MP/MC 引脚状态决定 OVLY (RAM overlay) =0 RAM不重叠，片上RAM只映射到数据空间 =1 RAM重叠，片上RAM同时映射到数据空间和程序空间 复位值：0 DROM (Data ROM) =0 片上ROM不被映射到数据空间 =1 片上ROM的一部分被映射到数据空间 复位值：0 具体映射地址视具体DSP型号而定 程序空间 片上ROM C54x DSP片上ROM中固化有一段自举引导代码，能够完成上电时自动加载外部程序的功能。将片上ROM映射到程序空间后（PM/MC=0），可实现自举引导功能 片上ROM被映射到程序空间的同时其一部分也可以被映射到数据空间（当DROM=1时），片上ROM被设计为多个可独立访问的区块。当从一个区块读取程序指令的同时，可以在其它区块上进行数据读取 扩展程序存储空间 可访问程序存