一种CMOS静态D锁存器的版图设计.pdfVIP

第28卷第4期 兰 州 交通 大学学报 V01．28No．4 of1．anzhou 2009年8月 Journal JiaotongUniversity Aug．2009 文章编号：1001—4373(2009)04-0105—04 一种CMOS静态D锁存器的版图设计 刘春娟， 李旭 (兰州交通大学电子与信息工程学院，甘肃兰州730070) 摘 要：集成电路版图设计是实现集成电路制造所必不可少的设计环节，本文在正确理解MoS场效应晶体管的物 理特性、工作原理以及CM()S逻辑电路结构基础之上，逐级优化实现了由传输门构成的CMOSD锁存器的逻辑电 路和晶体管级电路．然后根据CMOS工艺规则，利用TannerTool软件进行了CMOS2肛mN阱的D锁存器的版图 设计．通过LVS功能验证及延迟时间分析，表明所设计的CMOSD锁存器版图功能正确、性能好、时延小、速度快． 关键词：CMOS；锁存器；版图}