第6章--时序逻辑电路精要.ppt

第6章 时序逻辑电路 6.3.1　同步计数器 3位二进制减法计数器状态表 0 0 0 0 8 1 0 0 1 7 2 0 1 0 6 3 0 1 1 5 4 1 0 0 4 5 1 0 1 3 6 1 1 0 2 7 1 1 1 1 0 0 0 0 0 等效十进制数 Q2 Q1 Q0 CLK顺序 　　3位异步二进制减法计数器的状态转换图 圆圈内表示Q2Q1Q0的状态 用箭头表示状态转换的方向 　　异步二进制计数器的构成方法可以归纳为： 　　① N位异步二进制计数器由N个计数型（T′）触发器组成。 　　②若采用下降沿触发的触发器 　　加法计数器的进位信号从Q端引出 　　减法计数器的借位信号从Q’端引出 　　若采用上升沿触发的触发器 　　加法计数器的进位信号从Q’端引出 　　减法计数器的借位信号从Q端引出 　　N位二进制计数器可以计2N个数，所以又可称为2N进制计数器。 3、异步十进制计数器 异步二－五－十进制计数器74LS290 置0端 置9端 若计数脉冲由CLK0端输入，输出由Q0端引出，即得到二进制计数器；若计数脉冲由CLK1端输入，输出由Q1～Q3引出，即是五进制计数