Verilog数字系统设计90例精选.docxVIP

合肥工业大学宣城校区 微电子科学与工程 Verilog数字系统设计 Verilog 数字系统设计 代码90例 Contents 1、二选一多路选择器1 2、多路器模块的编写测试平台1 3、三位加法器2 4、比较器2 5、实例调用—三态门选择器2 6、同步置位/清零的计数器3 7、异步清零3 8、case语句实现3-8译码器的部分代码3 9、for语句来实现8位数据中低4位左移到高4位4 10、for语句计算出13路脉冲信号为高电平的个数4 11、生成语句对两个N位的总线用门级原语进行按位异或5 12、用条件生成语句实现参数化乘法器5 13、使用case生成语句实现N位加法器6 14、四选一多路器7 15、四位计数器7 16、使用任务控制交通灯8 17、CPU总线控制的任务9 18、自动任务示例9 19、用函数实现乘累加器10 20、计算32位地址值的偶校验位11 21、左/右移位寄存器12 22、用函数的递归调用定义阶乘计算12 23、常量函数13 24、带符号函数13 25、显示任务14 26、文件写入操作的例子14 27、读取文件的示例115 28、读取文件的示例215 29、使用$random生成随机数16 30、宏定义语句`define16 31、带有宏定义的8位加法器17 32、用`include语句设计的16位加法器17 33、结构化描述方