适用于多核处理器的扩展寄存器文件设计.pdfVIP

第38卷 第 15期 计 算 机 工 程 2012年 8月 、，ol-38 NO．15 ComputerEngineering August2012 · 开发研究与设计技术 · 文章编号：10o0—3428(20l2)15一_0283__03 文献标识码：A 中圈分类号：N945 适用于多核处理器的扩展寄存器文件设计 肖璃瑾，权 衡，张家杰，尤凯迪，英 彦，虞志益 (复旦大学专用集成电路与系统国家重点实验室，上海 201203) 摘 要：针对处理器中可用寄存器数量有限的问题，提出一种适用于多核处理器的扩展寄存器文件设计方案。采用多组结构进行硬件设计， 将通信端口映射在扩展寄存器地址空间上，以实现寄存器寻址核间通信机制，引入兼具底层指令与高层封装的混合软件配置方案，改进软 件编译流程。评估结果表明，该方案将可用寄存器文件的数量增加一倍 ，核间通信指令数目减少50％，系统吞吐率得到优化。 关健诃：扩展寄存器；多组结构；多核处理器 ；核间通信 ；LDPC译码器 Design0fExtendedRegisterFileforM ulti—coreProcessor XIAORui-jin，QUANHeng，ZHANGJia-jie，YOUKai-di，YINGYan，YUZhi-yi (StateKeyLaboratoryofApplicationSpecificIntegratedCircuitSystem，FudanUniversity,Shanghai201203，China) [AbstractiConcerningtheissueoflimitednumberofregisterfliesinprocessor,thispaperpresentsanextendedregisterfiledesignschemefor multi—coreprocessors．Amulti-bankarchitectureisemployedforhardwaredesign，andthecommunicationportsaremappedinhteaddressspaceof extendedregisterfile．whichenablesaninter-corecommunicationmethodwiht registerfiledirectaddressing．Ahybridsoftwareconfiguringmehtod isproposedwithbothbottom—layerinstructionsandtop—layerpackagedfunctions，andhtecompilingflow isimproved．Estimationresultshowsthis schemecallbothdoublethenumberofavailableregisterfilesandreducehtenumberofinstructionsforniter-corecommun icationby50％．Andthe system htroughputisoptimized． [KeywordsIextendedregister；multi—hnakarchitecture；multi—coreprocessor；inter-corecommunication；LDPCdecoder DOI：10．3969j／．issn．1000—3428．2012．15．080 1 概述 传输数据量较小时，通信效率改善并不明显，功耗开销却显 近年来，以智能手机和平板电脑为代表的消费电子产业 著增加。文献 6【]提出基于局部共享寄存器文件的核间通信方 迅速崛起，带动了以 ARM… 为代表的精简指令集计算机 案，增加后端物理设计实现难度，也不适用于 目前广泛采用 (ReducedInstructionSetComputer,RISC)快速发展。基于扩展 的片上