第11讲影响模拟电路功耗的因素和数模两种实.pptVIP

理想ADC的信噪比 假设输入为满量程的正弦波，幅值为 ，信号功率为： 信噪比的定义为： ，其中 带入整理后： ，其中 数字电路中信噪比与位数n的关系 数字电路的信噪比： n：量化位数 位数N每增加一位，信噪比约提高6dB 实际的ADC还存在其他的误差和噪声源，比如热噪声、孔径抖动和阈值失调等，因此信噪比要比理想情况低 N×N乘法器的功耗 N×N乘法器的功耗 * * * * 北京大学微电子学系－陈中建－LP CMOS IC Design j,kt,信噪比 怪不得耳机音量调大时觉得好听，感情功耗增大，信噪比也增大了啊 讲义内容 LP需求、必要性 便携和电池，散热和封装制冷成本，器件极限和可靠性、性能极限，环保 功耗源 电路级LP技术 工艺级LP技术 逻辑（门）级LP技术 RTL级LP技术 算法级LP技术 体系结构级LP技术 系统级LP技术 EDA技术 动态、泄漏、短路、静态 封装、低VDD、多VDD、多VT 逻辑风格 降低gltich、信号同步、门控时钟 并行、流水线、预计算 减运算，运算替换，编码 LP设计方法学、设计流程、库、EDA厂家工具介绍 异步电路，功耗管理，动态电源电压调整，门控 功耗度量 跳变能耗、峰值功耗、平均功耗、功耗延迟积 模拟实现还是数字实现？ 模拟LP设计影响因素，数/模选择原则 低摆幅，电荷循环利用 上一讲 引入 同步和异步计数器 同步和异步电路特点和比较 电路控制技术的发展历程 同步和异步电路的总特点 同步与异步电路的比较 功耗、设计过程、电磁兼容性、并行性 异步电路优点和不足 异步电路基础 “握手”的过程和实现、控制信号的传输协议、异步流水线、事件触发的寄存器、异步FIFO 异步电路实例 异步微处理器AMULET1和AMULET2e 异步微控制器 用于数字助听器的低功耗IFIR filter bank设计 算法、体系结构、输入数据特点、异步技术 仅为同步实现的18-25％ 第11讲 影响模拟电路功耗的因素和数模两种实现的选择 本讲内容 dB 一种数值表示方式 模拟电路LP设计 影响模拟电路功耗的因素分析 以积分器为例 模拟电路LP设计研究现状 数/模实现方式的选择 dB dB－Decibel bel 一bel意味着改变功率10倍 Bel是为纪念Alexander Graham Bell 电路系统放大倍数为3bels，意味着输出信号的功率是输入信号功率的10×10×10倍 dB 一dB是十分之一的bel -20dB, -10dB, 0dB, 10dB, 20dB对应 0.01, 0.1, 1, 10, 100 每10dB意味着改变十倍 dBV 一个信号与1Vrms的信号的比值 dBm 一个信号与一个参考信号的比值，参考信号是在600 ohms电阻上产生1 mW功率(约0.78V rms) -3dB 幅值减为原值的0.707（功率减为原来的0.5） 本讲内容 dB 一种数值表示方式 模拟电路LP设计 影响模拟电路功耗的因素分析 以积分器为例 模拟电路LP设计研究现状 数/模实现方式的选择 噪声类型 模拟信号受到2类噪声影响： 环境噪声：电路受到的电源或地线、或衬底随机干扰 器件电子噪声 热噪声 导体中电子的随机运动尽管平均电流为０，但是会引起导体两端电压的波动 热噪声谱与绝对温度成正比 闪烁噪声 与悬挂键相关的电荷载流子的随机捕获－释放产生闪烁噪声 在低频下更常发生，也称为１／ｆ噪声 电阻热噪声 电阻Ｒ上的热噪声可以用串联电压源来模拟 单边谱密度 单位： 　　　在高达100THz频率下都是平坦的，更高会下降 电容上的噪声电压有多大？ 电容上的噪声电压有多大？ 影响模拟电路功耗的因素 以积分器为例，推导功耗与信噪比等参数的关系 用信噪比来表示模拟电路的功耗 信噪比SNR(signal-noise-ratio) 影响模拟电路功耗的因素 f —带宽 SNR —信噪比 VPP —信号摆幅 VB —电源电压 电源电压降低有利于LP，但不能太低，否则增大模拟和射频电路设计难度 电源电压越低，电路拓扑结构选择越有限，外部负载越难驱动 T —温度 模拟信号处理所需的最小功耗和实际功耗 实际功耗比理论最小功耗大约1000倍 理论 最小值的前提：VPP=VDD ，能量仅用于负载节点上的信号维持 实际 能耗源 除负载节点外，偏置、泄漏等也消耗能量 内部节点有寄生电容，这些节点的信号维持需要功耗 信号 峰峰值一般小于VDD 噪声 除电容的kT/C噪声外，还有其他噪