基于FPGA的高速A_D转换控制器设计.pdfVIP

集成电路应用 Application of Integrated Circuits 基于FPGA 的高速A/D 转换控制器设计 杨培善，许忠仁，付贵增，赵新雨 ( 辽宁石油化工大学 信息与工程学院，辽宁 抚顺 113011) 摘 要： 采用 FPGA 器件 EP1C12Q240C8 实现对高速A／ D 转换芯片 ADC08200 的实时采样控制，解 决了传统方法的速度问题。 使用 VHDL 语言采用自顶向下的设计方法编写出源程序；结合 FIFO 存储 器的设计实现了高速 A/D 采集转换和转换后的数据存储，并给出了采样存储电路原理图。 数据处理 可通过与 SoPC 技术结合实现。 关键词： FPGA ；ADC08200 ；FIFO ；VHDL 中图分类号： TP274 文献标识码： A Design of high-speed ADC08200 controller based on FPGA YANG Pei Shan ， XU Zhong Ren ， FU Gui Zeng ， ZHAO Xin Yu (School of Information and Engineering, Liaoning Shihua Uinversity,Fushun 113011 ，China) Abstract ： Real time sampling control for high speed A/D converter ADC08200 is achieved by using FPGA device EP1C12Q240C8. we introduce the design of A/D sampling controller with VHDL source program in detail,present the design and implemention of FIFO memory. Entire schematic circuit diagram which carries the high -speed A/D sampling and transformed and the data storage after the transforms is also given. Key words ： FPGA ；ADC08200 ；FIFO ；VHDL 对 A/D 转换器进行采样控制 ， 传统方法一般是用 低、体积小和易于使用等优点。 最高采样频率达200 MS/s 。 CPU 或单片机完成的。 其优点是编程简单、控制灵活，但 在掉电模式下 ADC0820 仅消耗 1 mW 。 独特的结构在 缺点是控制周期长、速度慢。 例如 MCS-51 系列单片机 50 MHz 标准信号的输入情况下可达到 7.3 有效采样位。 最高时钟频率为 12 MHz ，AT89C2051 单片机为 24 MHz ， 单电源 3 V 或 2.5 V 的供电， 内带高质量参考源和高性 这样当 A/D 本身的采样速度比较快时，CPU 或单片机的 能采样保持电路。 慢速工作时序将极大地限制 A/D 高速性能的利用。 当 主要端口： 采用 FPGA 对其进行控制时， 由于FPGA 的时钟频率可 CLK ：时钟输入端； 达 100 MHz 以上，从而可实现数据的高速采集 ，还可以 VIN ：模拟信号输入端； 把采样数据实时存入 FPGA 内部的高速RAM 中。 本设 PD ：掉电保护， 当 PD 为低时 ，D0 ~D7 正常输出 ， 当 计是利用 FPGA 直接控制高速 ADC08200 对模拟信号进 PD 为高时，D0~D7 输出保持； 行采样 ，采集速度可达 ，然后将转换好的 位 ：数据输出端口。 为数据