5-MAX系列可编程器件.ppt

* * 第五章 MAX系列可编程器件 5.1 复杂可编程逻辑器件概述 性能：单片集成度达1000万以上逻辑门，线宽只有90nm；速度达420MHz以上，内部嵌入DSP或CPU内核，可执行252个18x18位并行乘法运算；支持在系统可编程等等。 主要生产厂家：Xilinx、Altera、Lattice、AMD等。 HDPLD 复杂可编程逻辑器件（CPLD） Complex Programmable Logic Device 现场可编程门阵列（FPGA） Field Programmable Gates Array 按内部互连结构、逻辑单元结构分类 CPLD与FPGA的区别 在结构工艺方面：FPGA多为查找表+寄存器结构，实现工艺多为SRAM型；CPLD基于乘积项结构方式构成逻辑行为，实现工艺多为EEPROM和FLASH编程。 适用场合：CPLD逻辑能力强而寄存器少，适用于控制密集型系统，有利于组合逻辑电路的实现；FPGA逻辑能力弱但寄存器多，适用于数据密集型系统，有利于时序逻辑电路的实现。 规模和逻辑复杂程度：FPGA集成度比CPLD高，布线结构和逻辑实现也比CPLD复杂。 编程和配置：均可多次编程，在不改变外围电路的情况下实现对芯片内部电路功能的重构。但CPLD掉电后信息不丢失；FPGA由于基于SRAM编程，编程数据会在掉电时丢失，上电时从器件外部存储器加载编程数据，因此需配置外部EEPROM或其它非易失性存储元件。 CPLD与FPGA的区别 速度和延时：CPLD优于FPGA。FPGA为门级编程，可编程逻辑块之间采用分布式互连，布线灵活；而CPLD是逻辑块级编程，且采用集总式互连，布线池结构固定。因此CPLD总线上任意一对输入/输出之间的延时是固定的，产品可以标明引脚到引脚之间的最大延时时间；而FPGA的输入/输出之间的延时时间是不确定的，实现同一功能的方案不同，延时时间也不同，一般比CPLD的延时时间长。 功耗：一般情况下CPLD功耗比FPGA大，且集成度越高越明显。 使用和保密性：CPLD的编程工艺采用EEPROM或FLASH技术，无需外部存储器，使用简单，保密性好；而基于SRAM编程的FPGA，其编程信息需存放在外部存储器上，需外部存储器芯片，使用方法相对较复杂，保密性差。 CPLD/FPGA相对于MCU的优势 高速性：CPLD/FPGA的时钟延时仅在纳秒级，结合其并行工作方式，在实时高速数据采集和测控领域应用前景广阔。 高可靠性：MCU在强干扰或某种偶然因素下，有时可能会进入死机或程序跑飞的状态，复位也不能可靠地解决；CPLD/FPGA几乎可将整个系统下载于一个芯片中，大大减小系统的体积和功耗，易于管理和屏蔽，因此可靠性高。 编程方便：CPLD/FPGA采用JTAG在系统配置编程，可对正在工作的系统进行在系统编程升级，在工控、智能仪器仪表和通讯方面有特殊用途，也为系统调试带来极大的方便。 设计的逻辑功能块具有很好的兼容性和可移植性：CPLD/FPGA的设计开发工具可采用符合国际标准的硬件描述语言进行电子系统的设计，设计过程与所用硬件结构无关，因此设计成功的逻辑功能块兼容性和可移植性好。 实际应用时，应利用MCU和CPLD/FPGA的性能互补性，合理选用。 5.2 CPLD基本结构及原理 以Altera公司的MAX系列为例，MAX系列基于乘积项技术。 MAX系列 MAX——Multiple Array Matrix，多重阵列矩阵。 MAX5000系列 MAX7000系列 MAX9000系列 Altera的第一代MAX系列器件，集成度600~3750门，28~100引脚，成本低，价格便宜。 集成度600~5000门，32~256个宏单元，36~164个用户引脚，速度快，引脚之间的逻辑传输延时只有5~20ns，计数器工作频率达125~176.8MHz。 集成度6000~12000门，320~560个宏单元，最多可达216个用户引脚。结合了FLEX系列器件的可预测快速通道连接技术。 MAX7000系列器件的特点： 在速度、密度和I/O资源方面可与通用掩膜式门阵列相媲美； 采用E2PROM编程元件实现逻辑功能，可快速反复编程； 可编程宏单元触发器具有专用清除、置位、时钟和时钟使能控制；可配置扩展乘积项的分配，允许向每个宏单元提供多达32个乘积项； 提供可编程功率/速度优化控制。设计时，可使影响速度的关键部分工作在高速、全功率状态，而其余部分工作在低速、小功耗状态。一个或多个宏单元可配置在50%的功耗下，只增加一个微小的延时； 工作电源3.3V或5V，具有可编程加密位。 具有附加全局时钟、输出使能控制、快速输入寄存器和可编程输出电压摆率控制特性； MAX7000S系列还具有边界扫描测试、在系统编程和漏极开路输出控制特性。 宏单元