神经电极与神经刺激系统 - 天津大学资料.pptVIP

VHDL 语言 刘书桂 天津大学精密仪器与光电子工程学院 精密测试技术及仪器国家重点实验室 电话Email:sgliu@tju.edu.cn 第五讲 状态机及其它 一、属性 二、自定义程序包 三、状态机 属性 属性 属性 自定义程序包 自定义程序包－例 自定义程序包－例 状态机 状态机的基本要素 状态机的分类 Moore状态机结构框图 Mealy状态机结构框图 状态机的描述风格 状态机的设计步骤 状态机设计实例：存储控制器 设计要求： 能够根据微处理器的读周期和写周期，分别对存储器输出写使能信号we和读使能信号oe。 存储器的输入信号有三个：微处理器的准备就绪信号ready、微处理器的读写信号read_write和时钟信号clock。 存储控制器状态转移图 存储控制器的VHDL描述(1) 存储控制器的VHDL描述(2) 存储控制器的VHDL描述(3) 存储控制器的VHDL描述(4) 存储控制器的VHDL描述(5) 生成语句(generate) END generate例－移位寄存器 VHDL中的重载 所谓重载是指同样名称的子程序或运算符可以用不同的数据类型作为它们的输入参数而被定义多次。 有两种形式的重载：子程序重载和运算符重载 子程序重载例 * 电子线路的设计与仿真 电子线路的设计与仿真 * 1, ‘left 左边界 2, ‘right 右边界 3, ‘high 上限值 4, ‘low 下限值 Type number is integer range 0 to 7; Number’left = 0 Number’right = 7 Number’high = 7 Number’low = 0 = 数据类型的数值属性 5, ‘length 数组的长度值 6, ‘range 数据区间 7, ‘reverse_range 数据区间 Type matrix is array ( 7 downto 0) of std_logic; matrix’left = 7 matrix’right = 0 matrix’high = 7 matrix’low = 0 matrix’length = 8 matrix’range = 7 downto 0 = 数组的属性 8, ‘event 信号事件 (true or false) 9, ‘active 信号活跃 (true or false) 10, ‘last_event 最近一个信号事件到现在所经历的时间值 11, ‘last_active 最近一个信号活跃到现在所经历的时间值 12, ‘last_value 最近一个信号事件发生前的信号值 信号的属性 if clk’event and clk=‘1’ and clk’last_value=‘0’ then … end if; 检测上升沿： clk=‘1’ clk=‘0’ clk’event Package 程序包名 is [说明语句]; End [package] [程序包名]; Package body 程序包名 is [内部说明语句]; [子程序体]; End [package body] [程序包名]; = 程序包说明 1, 对信号、常量、数据类型、子程序、属性等进行说明 2, 对外可见 = 程序包包体 1, 子程序的程序体 2, 内部说明对外不可见 3, 当程序包说明中无子程序说明时，包体可省略 Package MyPackage is type three_level_logic is (‘0’, ‘1’, ’Z’); function invert(input:std_logic) return three_level_logic; End MyPackage; = 程序包说明 Package body MyPackage is function invert(input:std_logic) return three_level_logic; begin case input is when ‘0’ = return ‘1’; when ‘1’ = return ‘0’; when others = return ‘Z’; end case; end invert; End MyPackage; = 程序包包体 状态机的本质就是对具有逻辑顺序或时序规律的事件的一种描述方法。换言之，所有具有逻辑顺序或时序规律的事件，都适合