16秋地大《数字电路和逻辑设计》在线作业二.docVIP

17春16秋地质《数字电路与逻辑设计》二 一、单选（共 15 道，共 60 分。） 1. 米你型时序电路的输出__________. A. 只与当前外输入有关 B. 只与内部状态有关 C. 与外输入和内部状态都有关 D. 与外输入和内部状态都无关 标准解： 2. 补码1．1000的真值是__________。 A. +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 标准解： 3. 输出状态和输入信号相同的触发器叫______触发器。 A. RS B. D C. T D. JK 标准解： 4. 在下列逻辑电路中，不是组合逻辑电路的是_______。 A. 译码器 B. 编码器 C. 全加器 D. 寄存器 标准解： 5. 下列四种类型的逻辑门中，可以用_________实现三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 标准解： 6. 要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为__________. A. JK=00 B. JK=01 C. JK=10 D. JK=11 标准解： 7. 根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分为___________计数器。 A. 加法、减法及加减可逆 B. 同步和异步 C. 二、十和N进制 D. 以上无正确的选项 标准解： 8. 实现两个四位二进制数相乘的组合电路，应有_________个输出函数。 A. 8 B. 9 C. 10 D. 11 标准解： 9. 仅具有“置0” “置1” “保持” “翻转”功能的触发器叫___________。 A. JK触发器 B. D触发器 C. T触发器 D. 以上选项都不对 标准解： 10. 译码电路的输入量是____________。 A. 二进制 B. 十进制 C. 十六进制 D. 某个特定的输入信号 标准解： 11. 表示任意两位无符号十进制数需要________个二进制数。 A. 6 B. 7 C. 8 D. 9 标准解： 12. 寄存器在电路组成上的特点是 ____________。 A. 有CP输入端，无数据输入端 B. 有CP输入端和数据输入端 C. 无CP输入端，有数据输入端 D. 无CP输入端，无数据输入端 标准解： 13. 七段数码显示译码电路应有 ____________个输出端。 A. 8 B. 7 C. 16 D. 15 标准解： 14. 摩尔型时序电路的输出__________． A. 仅同当前外输入有关 B. 仅同电路内部状态有关 C. 既与外输入也与内部状态有关 D. 与外输入和内部状态都无关 标准解： 15. ROM是指_____________。 A. 随机读写存储器 B. 只读存储器 C. 不可擦除式只读存储器 D. 可擦可编程只读存储器 标准解： 地质《数字电路与逻辑设计》二 二、多选（共 6 道，共 24 分。） 1. 在何种情况下，“或非”运算的结果是逻辑“0”。____ A. 全部输入为“0” B. 全部输入为“1” C. 任一输入为“0”，其他输入为“1” D. 任一输入为“1” 标准解： 2. 小数“0”的反码形式有_________。 A. 0．0……0 B. 1．0……0 C. 0．1……1 D. 1．1……1 标准解： 3. 组合逻辑电路的输出与输入的关系可用 ________描述。 A. 真值表 B. 流程表 C. 逻辑表达式 D. 状态图 标准解： 4. 在下列逻辑电路中，是组合逻辑电路的是_______ 。 A. 译码器 B. 编码器 C. 全加器 D. 寄存器 标准解： 5. 设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有________。 A. x和y同为高电平 B. x为高电平，y为低电平 C. x为低电平，y为高电平 D. x和y同为低电平 标准解： 6. 时序逻辑电路中一定包含_________. A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器 标准解： 地质《数字电路与逻辑设计》二 三、判断（共 4 道，共 16 分。） 1. 并行加法器采用先行进位（并行进位）的目的是提高运算速度。 A. 错误 B. 正确 标准解： 2. 图3所示是一个具有一条反馈回路的电平异步时序逻辑电路。 A. 错误 B. 正确 标准解： 3. 化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。 A. 错误 B. 正确 标准解： 4. 反码和补码均可实现将减法运算转化为加法运算。 A. 错误 B. 正确 标准解：