第二章8086系统解释.pptVIP

通过本章的学习，应该掌握以下内容： 8086/8088微处理器的结构及指令执行的操作过程 8086/8088微处理器的寄存器组织、存储器组织、I/O组织、堆栈 8086/8088在最小模式下引脚功能 8086/8088微处理器在最小模式下的典型配置 8086的操作时序 主要内容 8086CPU的内部结构 8086的存储器组织和I/O组织 8086CPU的引脚及功能 8086在最小模式下的典型配置 8086的操作及总线时序 8088CPU 习题 8086在最小模式下的典型配置 地址锁存器373、8282 把地址和数据、地址状态信号分开 总线驱动器8286 增加总线的驱动能力 时钟发生器 提供时钟信号，并对复位信号、准备就绪信号进行同步 CPU 地址锁存器373、8282 CPU与8282的连接应注意的几个问题： CPU需要锁存的信号 AD0-AD15 A19-A16/S6-S3 BHE/S7 STB与OE的接法 STB—ALE OE接地 地址锁存器的芯片数：3 总线驱动器 CPU与8286的连接应注意的几个问题： 8086与总线驱动器有关的引脚 DEN DT/R 接法 DT/R—T OE—DEN 总线驱动器的芯片数：2 时钟发生器 时钟发生器的电路 时钟发生电路：提供时钟信号。 F/C=0，时钟信号输入由X1、X2端接上晶体，由晶体振荡器产生时钟信号。 F/C=1，由EFI端接如入外加振荡信号产生时钟信号。 时钟信号输出：F/C=0，X1、X2端接晶体，晶体振荡器工作频率14.318MHZ，并产生三相时钟信号供CPU及外设使用。 OSC：晶体振荡器的工作频率14.318MHZ CLK：3分频OSC后的时钟，输出频率4.77MHZ，占空比为1/3，工8086CPU使用。 PCLK：2分频CLK后的时钟，输出频率2.385MHZ，占空比1/2，供外设用。 复位生成电路：由RES输入的信号触发，由此产生复位信号RESET，送到CPU的RESET端，复位信号由CLK的下降沿同步。 就绪准备控制电路：2组输入的RDY1、RDY2分别由地址允许信号AEN1、AEN2来控制，CSYNC输入端规定了就绪信号同步操作的2种方式。 外界的准备好信号RDY输入8284，经就绪控制电路同步，输出准备好信号READY，在CLK下降沿处使READY信号有效。 READY、RESET信号，从外部来讲，可以在任何时候发出，但是，内部逻辑电路设计成在时钟后沿（下降沿）处对READY、RESET有效。 8284与CPU的连接 8086CPU与之相关的引脚：CLK、RESET、READY R 存储体小结 A0=0，BHE=0时，奇偶地址存储体分别与低8、高8位数据总线相连，访问奇偶存储体，读写一个字。 A0=1，BHE=0时，奇地址存储体分别与高8位数据总线相连，访问奇存储体，从奇地址读写一个字节。 c . A0=0，BHE=1时，偶地址存储体分别与低8位数据总线相连，访问偶存储体，从偶地址读写一个字节。 d. A0=1，BHE=1时，无效 R 存储单元、存储内容的表示形式 表示形式（01000H）=34H 8086/8088中的1MB的存储空间是按字节编址的，但在实际操作中操作数却可能是字节型、字型、双字型。 字节型数据可以置于偶地址、可以置于奇地址。 （01000H）=34H 字型数据在存储器中按相邻的2个字节存放，存入时以数据低字节在低地址，高字节在高地址的次序存放。且字单元的地址以低位地址表示。 （00100H）=1234H 一个字可以从偶地址开始存放，也可以从奇地址存放。 双字在存储器中按相邻4个字节连续存放，存入时数据低位在低地址存放，高位在高地址存放，双字单元的地址以低位地址表示。 （001000H） R 对准字、非对准字 8086的读写规则： 8086CPU访问存储器是以字为单位，并且总是从偶地址开始。 在字节操作时，16位中仅有8位是有用的，其余8位被忽略。 一个总线周期 对从偶地址单元开始存放的字，16位全有用。 一个总线周期 对从奇地址单元开始存放的字操作时，就必须对2个连续的偶地址单元用2个存储器访问周期完成，丢掉不需要的一半，然后再做字节变换才能得到所需要的信息。 2个总线周期 先读奇地址单元的数据，偶地址单元8位被忽略。 再读偶地址单元的数据，奇地址单元8位被忽略。 对准字：从偶地址单元开始存储的字。 非对准字：从奇地址单元开始存储的字。 对准存放：从偶地址单元开始存放字数据的存放形式。 非对准存放：从奇地址单元开始存放字数据的存放形式。 R 8086 输入输出组织 概述 8086系统和外部设备