- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
中山大学数电实验6同步计数器的设计
数电实验六 同步计数器的设计 实验报告
实验预习
复习时序逻辑电路设计方法。
时序逻辑电路的基本设计步骤为:
化简
设计要求 -------→ 原始状态图 -------→ 最简状态图 -------→ 状态分配 -------→ 选触发器,求时钟、输出、状态、驱动方程 -------→ 画电路图 -------→ 检查电路能否自启
本实验采用集成下降沿J-K触发器74LS73构成时序电路,其外引线图和符号如下:
功能表如下:
CP J K Qn Qn+1 功能 ↓
↓ 0
0 0
0 0
1 0
1 保
持 ↓
↓ 0
0 1
1 0
1 0
0 清
零 ↓
↓ 1
1 0
0 0
1 1
1 置
位 ↓
↓ 1
1 1
1 0
1 1
0 翻
转 __ _
特性方程为:Qn+1 = JQn + KQn
状态转换表如下(X表示无关):
Qn Qn+1 J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0
对每个位,作出其次态表,画出其J、K输入的卡诺图,化简后,即得输入方程。
按实验内容设计逻辑电路画出逻辑图(在实验内容与步骤中描述)
实验目的
熟悉J-K触发器的逻辑功能,掌握J-K触发器构成同步计数器。
实验仪器及器件
实验箱、万用表、示波器。
74LS73×2、74LS00×1、74LS08×2、74LS20×1
实验内容与步骤
用J-K触发器和门电路设计一个特殊的12进制计数器,其二进制的状态转换图为:
0001 → 0010 → 0011 → 0100 → 0101 → 0110 → 0111 → 1000 → 1001 → 1010 →1011 → 1100 → 0001 → …
作出次态表如下:
当前状态 次态 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 0 0 0 1
对Q0的J输入,作卡诺图如下:
00 01 11 10 00 X X X 1 01 1 X X 1 11 1 X X X 10 1 X X 1
化简得Q0J = 1
对Q0的K输入,作卡诺图如下:
00 01 11 10 00 X 1 1 X 01 X 1 1 X 11 X X X X 10 X 1 1 X
化简得Q0K = 1
对Q1的J输入,作卡诺图如下:
00 01 11 10 00 X 1 X X 01 0 1 X X 11 0 X X X 10 0 1 X X
化简得Q1J = Q0
对Q1的K输入,作卡诺图如下:
00 01 11 10 00 X X 1 0 01 X X 1 0 11 X X X X 10 X X 1 0
化简得Q1K = Q0
对Q2的J输入,作卡诺图如下:
00 01 11 10 00 X 0 1 0 01 X X X X 11 X X X X 10 0 0 1 0
化简得Q2J = Q1Q0
对Q2的K输入,作卡诺图如下:
00 01 11 10 00 X X X X 01 0 0 1 0 11 1 X X X 10 X X X X
化简得Q2K = Q1Q0 + Q3
对Q3的J输入,作卡诺图如下:
00 01 11 10 00 X 0 0 0 01 0 0 1 0 11 X X X X 10 X X X X
化简得Q3J = Q2Q1Q0
对Q3的K输入,作卡诺图如下:
00 01 11 10 00 X X X X 01 X X X X 11 1 X X X 10 0 0 0 0
化简得Q3K = Q2
用proteus 7.4 模拟连接如下:
将Q0、Q1、Q2、Q3的输出连接到实验箱右上角的0-1显示器,接连续脉冲后,观察得知驱动方程和电路连接都是正确的。
考虑增加一个控制变量D,当D=0时,计数器按内容1方式(顺时针)运行,当D=1时,无论计数器当前处于什么状态,计数器按内容1的反方向(逆时针)运行。本题为附加内容,因接线复杂,可用模拟软件测试结果。
实验心得与体会
这次实验是第一次设计时序逻辑电路,它与组合逻辑电路的设计有一些区别。时序逻辑电路的本态输出决定了次态输出,而组合逻辑电路的本态输出不影响次态输出。
您可能关注的文档
最近下载
- 2025年七年级数学(上)第1单元《有理数易错题练习》及答案 .pdf VIP
- GB_T 20394-2019 体育用人造草.docx VIP
- 100本Python精品书籍(附pdf电子书下载).pdf VIP
- 2025年国家电网公司输变电工程可行性研究内容深度规定.docx
- 2022年中航重机行测笔试题库.pdf
- DG_TJ08-40-2010:地基处理技术规范.pdf VIP
- 4056充电芯片规格书.pdf VIP
- 上海交大版应用型大学英语综合教程-第3册-unit-2课文翻译与答案.doc VIP
- 超声回弹综合法检测混凝土强度.pptx VIP
- 《学前儿童行为观察与分析》第五章-轶事记录法.pptx VIP
文档评论(0)