cpu结构及存储器.ppt

8086在最小模式下的典型配置 五、时序与总线周期 一、时钟周期：由计算机的主频决定（主频的倒数），用 T 表示。 二、总线周期：8086/8088通过总线对存储器或 I/O接口进行一次访 问所用的时间称为一个总线周期。 三、指令周期：CPU从主存取一条指令并执行该条指令所用的时间，它可以包含若干个总线周期。 四、一个总线周期至少包括 4 个时钟周期。 五、时序与总线周期 . 六 系统的总线操作 1. 最小系统模式下的总线读操作 2. 最小系统模式下的总线写操作 3. 系统的复位和启动操作 4. 中断响应总线周期 5. 最小系统模式下的总线保持 六 8086/8088的存储器组织 字节和字的地址。 字传送：高字节数 高地址 低字节数 低地址 (反之同样) 一、用段来组织逻辑空间 1、每段最长可达 64K字节 2、各段起始地址能被 16 整除。（低 4 位为 0 ） 3、各段之间可分开、部分或完全重叠、可首尾相接。 4、根据各段的用途将其定义为CS、DS、ES、SS段。并用偏移 地址（距段起址的字节距离）表示被访问单元。 通常在CS中用 IP 表示偏移量，SS中用 SP、BP，DS中用 BX、SI、DI、数值 。 二、实际地址的形成 实际地址：20 位 逻辑地址： 段基址 （段寄存器的内容）16位 偏移地址（字节距离）16位 一个实际地址可用多个逻辑地址表示。 实际地址的形成（BIU完成） 三、8086用两个存储体来组织实际存储空间 七 8086/8088的堆栈 建栈 MOV AX ，1050H MOV SS ，AX MOV SP ，000 EH 进栈 PUSH AX （设 AX=1234H PUSH BX （设 BX=5CF8H） 出栈操作：先栈顶内容出栈，再修改SP，使SP加2。（字操作） 出栈 POP CX POP DS 存储器 一，存储器的分类与指标 二，CPU与存储器的连结 三，静态RAM（6116，6264） 四，动态RAM（2164） 五，EPROM（2764，2732） 六，EEPROM（2864） 2.存储器的主要性能指标 (1) 存储容量 存储容量 = 单元数× 数据线位数(bit) 例:6264 SRAM的容量为 (8K*8bit) 41257 DRAM的容量为 (256K*1bit) 2114 DRAM的容量是 (1K*4bit) (2) 速度(存储器访问时间) 低速在300 ns以上 , 中速在100 ns ~ 200 ns之间,超高速小于20 ns。 6116 RAM存储时间120 ns； 2764 EPROM是200 ns。 CPU 4T 大于 存储器存储时间 二，CPU与存储器的连结 1.存储器的基本结构(一片) 2.地址线的连结(地址线数目取决于芯片的容量) 3.数据线的连结(数据线的数目取决于芯片的位数） 4.控制信号的连结(读.写.片选) ROM只连RD,RAM连RD和WE。 最小方式读写信号由CPU产生,最大方式由8288产生。,片选信号由译码电路产生。 5. CPU与存储器连结注意的问题 (1) CPU总线的负载能力 (2) CPU的时序与存储器存取速度的配合 (3) 译码电路设计 (4) 位扩展,字扩展,位字扩展 （1） 随机存取存储器(RAM) a. 静态RAM(SRAM) 1．SRAM组成半导体存储器，不管是RAM还是ROM，其基本的存储电路存储一位二进制信息。芯片内部由若干位(通常1、4或8位)组成一个基本存储单元。基本存储单元按一定的规律组合起来，一般按矩阵方式排列，构成存储体。 SRAM采用触发器电路构成一个二进制位信息的存储电路。其内部除存储体外，还有地址译码驱动电路、控制逻辑电路和三态双向缓冲器等。图5-2