FE2.1中文资料.doc

FE2.1 高速七端口USB2.0集线器控制芯片 一引言 FE2.1芯片是高度集成，高品质，高性能，低能耗，总体花费低的高速七端口USB2.0集线器解决方案。 FE2.1适应多样任务译码器(MMT)风格，借此达到最大的数据输出。六个（而不是两个）非周期数据处理缓冲器被用来将潜在的传输干扰降至最低。整个设计基于状态机控制原理,降低了相应延迟时间。该芯片中没有使用微控制器。 为了保证高品质，整个芯片覆盖测试扫描链—包括高速模块（频率480MHz），所以在运行前可以检测所有逻辑组件。芯片拥有特殊的自检建立模式，可以在封装和测试阶段测试高速、全速和低速模拟前端结束（AFE） ■ 完全符合通用串行总线规范修订版2.0（USB2.0）: □上传端口支持高速度（480MHz信）和全速（12MHZ）模式; □7下行端口支持高速（480MHz信），全速（12MHz）和低速（1.5MHz）模式;。 ■集成USB2.0收发器； ■集成上传1.5KΩ上拉电阻、下行1.5KΩ下拉电阻和串行电阻； ■集成5V转3.3V和1.8V的电压调节器； ■集成上电复位电路 ■集成12MHz的振荡器与反馈电阻和晶体负载电容;成组或单独的电源控制模式选项电可擦可编程只读存储器 64真假 LQFP Pin# 48针脚 LQFP Pin# 类 型 功能 备 注 LED[5] 1 48 O 第5个下行端口状态的LED控制 DRV 2 1 O 所有LED驱动控制 TESTTJ 3 2 IO-PU 硬件重启期间检测所选模式是否用， 低电平有效。若不能，通过串行数据/ 地址询问外部串行EEPR-OM LED[1] 4 3 O/ IO-PU 第1个下行端口状态的LED控制，SCL 外部串行EEPROM的串行时钟引脚； 4 LED[2] 5 4 O/ I-PU 第2个下行端口状态的LED控制，不 可拆卸设备配置位为0； 3 LED[3] 6 5 O/ I-PU 第3个下行端口状态的LED控制，不 可拆卸设备设备配置位为1； 3 VD18 7,36 6,28 P 1.8V电源输入 LED[4] 8 7 O/ I-PU 第4个下行端口状态的LED控制，不 可拆卸设备配置位为2 3 VDD5 9 8 P 5V电源输入，为集成5V转3.3V电压 调节器供电 VD33_O 10 9 P 5V转3.3V电压调节器的3.3V电压输 出，需接10μF的去耦电容 VSS 11,19， 25,37， 43,49 P 接地 PWRJ[3] 12 —— OD 第3个下行端口的供电使能控制，低 电平有效 OVCJ[3] 13 —— I-PU 第3个下行端口的过流检测，低电平 有效 1 PWRJ[4] 14 —— OD 第4个下行端口的供电使能控制，低 电平有效 OVCJ[4] 15 —— I-PU 第4个下行端口的供电使能控制，低 电平有效 1 VD33 16,22， 28,34， 40,46, 56 15,20， 26,31， 36,42 P 3.3V电源输入 DM4 17 11 UTD 第4个下行端口的D-针脚 DP4 18 12 UTD 第4个下行端口的D+针脚 DM3 20 13 UTD 第3个下行端口的D-针脚 DP3 21 14 UTD 第3个下行端口的D+针脚 DM2 23 16 UTD 第2个下行端口的D-针脚 DP2 24 17 UTD 第2个下行端口的D+针脚 DM1 26 18 UTD 第1个下行端口的D-针脚 DP1 27 19 UTD 第1个下行端口的D+针脚 VD_PLL 29 21 P PPL的1.8V供电 XIN 30 22 OSC 12MHz晶体振荡器输入 XOUT 31 23 OSC 12MHz晶体振荡器输出 VS_PLL 32 24 P PLL接地 VD18_O 33 25 P 3.3V转1.8V电压调节器1.8V电压输 出，需接10μF的去耦电容 REXT 35 27 A 连接一个2.7KΩ（±1％）电阻到 VSS,提供内部偏置参考 DMU 38 29 UTU 上传端口D-针脚 DPU 39 30 UTU 上传端口D+针脚 DM5 41 32 UTD 第5个下行端口的D-针脚 DP5 42 33 UTD 第5个下行端口的D+针脚 DM6 44 34 UTD 第6个下行端口的D-针脚 DP6 45 35 UTD 第6个下行端口的D+针脚 DM7 47 37 UTD 第7个下行端口的D-针脚 DP7 48 38 UTD 第7个下行端口的D+针脚 XRSTJ 50 40 I 可选源芯片复位信号，外部复位，低