重庆科创职业学院时序逻辑电路.pptVIP

时序逻辑电路的描述方法 1 逻辑方程式 （输出方程、驱动方程、状态方程） 2 状态表：描述输出、次态和电路的输入、现态间对应取值关系的表格。 3状态图：描述触发器的状态转换关系及转换条件的图形 4 波形图：反映触发器输入信号取值和状态之间对应关系的图形 （2）求各个触发器的状态方程 JK触发器特性方程为： 将对应驱动方程分别代入特性方程，进行化简变换可得状态方程： （3）求出对应状态值列状态表：列出电路输入信号和触发器原态的所有取值组合，代入相应的状态方程，求得相应的触发器次态及输出，列表得到状态表如下表所示。其状态图和时序图分别如图（a）和图（b）所示。 1.由逻辑功能求出原始状态图 （1）分析给定的逻辑功能，确定输入变量、输出变量及该电路应包含的状态，并用字母S0、S1…..表示这些状态 （2）分别以上述状态为现态，考察在每一个可能的输入组合作用下应转入哪个状态及相应的输出，便可得到符合题意的状态图。 2.状态化简 状态等价：在原始状态图中，如果有两个或两个以上的状态，在输入相同的条件下，不但有相同的输出，而且向同一个次态转换，则为等价的。 3.状态编码、并画出编码形式的状态图及状态表 4.选择触发器的类型及个数 5.求电路的输出方程及触发器的驱动方程 6.画出逻辑电路图，并检查自启动能力 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。 （3）作状态转换表。 3．集成十进制计数器举例 （1）8421BCD码同步加法计数器74160 RCO=Q3Q0ET 例 1 建立原始状态图 设计一个按自然顺序变化的7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。 状态化简 2 状态分配 3 已经最简。 已是二进制状态。 4 选触发器，求时钟、输出、状态、驱动方程 因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。 采用同步方案，故时钟方程为： 输出方程： 状态方程 不化简，以便使之与JK触发器的特性方程的形式一致。 比较，得驱动方程： 电路图 5 检查电路能否自启动 6 将无效状态111代入状态方程计算： 可见111的次态为有效状态000，电路能够自启动。 设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如： 输入X 101100111011110 输入Y 000000001000110 例 1 建立原始状态图 S0 S1 S2 S3 设电路开始处于初始状态为S0。 第一次输入1时，由状态S0转入状态S1，并输出0； 1/0 X/Y 若继续输入1，由状态S1转入状态S2，并输出0； 1/0 如果仍接着输入1，由状态S2转入状态S3，并输出1； 1/1 此后若继续输入1，电路仍停留在状态S3，并输出1。 1/1 电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。 0/0 0/0 0/0 0/0 原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。 状态化简 2 状态分配 3 所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态S0。所以它们可以合并为一个状态，合并后的状态用S2表示。 S0=00S1=01S2=10 4 选触发器，求时钟、输出、状态、驱动方程 选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表示。采用同步方案，即取： 输出方程 状态方程 比较，得驱动方程： 电路图 5 检查电路能否自启动 6 将无效状态11代入输出方程和状态方程计算： 电路能够自启动。 _ 计数器 异步计数器 返回 同步计数器 计数器——用以统计输入脉冲CP个数的电路。 计数器的分类： （2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。 （1）按计数进制可分为二进制计数器和非二进制计数器。 非二进制计数器中最典型的是十进制计数器。 （3）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。 工作原理： 4个JK触发器都接成T’触发器。计数前在计数器的置0端加上负脉冲,使各触发器都为0状态,即Q3Q2 Q1 Q0=0000 每当Q2由1变0，FF3向相反的状态翻转。 每来一个CP的下降沿时，FF0向