第2章计算机的逻辑部件习题.docVIP

第二章 计算机的逻辑部件 一、选择题 1、? 下列说法正确的是（?? ） A）组合逻辑电路的输出只与其输入有关。?? B）时序逻辑电路的输出只与其状态有关。 C）触发器是构成时序逻辑电路的基础。 D）组合逻辑电路可构成记忆单元。 2、不属于组合逻辑电路的是（ ） A）加法器与ALU?????????????????? B) 译码器与数据选择器?? C）串行加法器与超前进位加法器????? D）移位寄存器计数器与 3、一位半加法器可通过一个什么门来实现（? ） A）与门????? B) 或门?????? C）非门??????? D）异或门 4、一位全加法器可由几个异或门构成（? ） A）1???? ?B) 2 ??????C）3??????? D）4 5、由两个异或门构成的全加法器依据的逻辑函数是（ ） A）Hn=Xn　　Yn????? B) Fn=Xn?? Yn?? Cn-1??? ?? C）Cn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1 D）都不是 6、关于ALU的叙述不正确的是（? ） A）ALU是功能较强的组合电路。 B）ALU的基本逻辑结构是超前进位加法器。 C）ALU的输入只有参加运算的两个数，输出是两个数的和。 D）SN74181是典型的四位ALU。 7、关于译码器的叙述正确的是（? ） A）有n个基本输入的译码器，其输出一定为2 n。 B）译码器若有m个输出，此输出将有2 m种组合。 C）译码器是由时序电路构成的。 D）SN74181是典型的四位ALU。 8、?下列叙述不正确的是（ ） A）串行加法器位数越多加法时间越长。 B）超前进位加法器位数越多高位电路越复杂。 C）串行加法器比超前进位加法器的加法时间长的原因是串行加法器进位串行传递。 D）串行加法器比超前进位加法器的加法时间长的原因是串行加法器高位电路复杂。 9、有一个数据选择器实现的逻辑功能可用下式表示： ???? Y=（S0S1D0+S0S1D1+S0S1D2+S0S1D3）E 当E=1，S0=1，S1=0时，数据选择器选择的输入是（ ） A）D0?????? B）D1? ?????C）D2????????? D）D3 10、?半导体静态存储器SRAM的存储原理是（ ）。 A? 依靠双稳态电路???? B? 依靠定时刷新 C? 依靠读后再生??????? D? 信息不再变化多位二进制加法器中每一位的进位传播信号P为(? ????)。 A.Xi+Yi??????????????????????? B.XiYi C.Xi+Yi+Ci????????????????????? D.Xi Yi Ci 二、填空题 1、半加法器依据的逻辑函数是：????????????????????????????????????? 。 2、全加法器依据的逻辑函数是：????????????????????????? ????????????。 3、逻辑电路分为?????????????????? 和?????????????????? 两种。 4、在超前进位加法器中，进位传递函数的定义是：??????????????????????? ； 进位产生函数的定义是：??????????????????????? ； 每一位半加函数是：??????????????????????????? ； 6、电位触发器接收信息的条件是??????????????????????????????????????????? 。 7、边沿触发器接收信息的条件是??????????????????????????????????????????? 。 8、常见的阵列逻辑电路有：?????????? 、??????????? 、???????????? 、??????????? 等。 三、简答题? 、列出逻辑运算的基本公式。 、简述组合逻辑电路和时序逻辑电路的特点。 四 、分析设计题 1、? 画出主要逻辑门的图形符号及相应的真值表。 2、? 画出一位半加法器的逻辑图及其功能表，列出所依据的逻辑函数关系。 3、? 画出一位全加法器的逻辑图及其功能表，列出所依据的逻辑函数关系。 4、? 画出用两个异或门实现的一个全加法器的逻辑图及其真值表。 5、? 画出四位串行加法器的逻辑图，说明其进行加法运算的过程。 6、? 画出四位超前进位加法器的逻辑图，说明其进行加法运算的过程。 7、? 分析简述译码器、数据选择器的工作原理。 8、? 画出锁存器、D触发器的逻辑图、图形符号、其功能表。比较它们的异同。 9、? 分析移位寄存器的工作过程。 10、分析计数器的工作原理。 11、设计用若干个全加法器、与门、或门实现的8421码十进制加法器单元电路。