微机原理和应用课件.ppt

Review:8086微处理器 基本参数：16根数据线，20根地址线 结构：EU，BIU EU：四部分 BIU：四部分 物理地址的形成 内存的组织形式 2.2~2.3 8086CPU的工作模式和引脚功能 引脚的基本知识 引脚的功能 信号的流向 有效电平 三态能力 引脚的复用 指引脚信号的定义、作用；通常采用英文单词或其缩写表示 信号从芯片向外输出，还是从外部输入芯片，或者是双向的 起作用的逻辑电平高、低电平有效上升、下降边沿有效 以少量的引脚提供更多的功能 输出正常的低电平、高电平外，还可以输出高阻的第三态 一. 8086的两种工作模式 最小工作模式：即由8086组成的单处理器系统，所有的总线控制信号都由8086直接产生，系统中的总线控制逻辑电路被减到最少 最大工作模式：即由8086组成的中等规模或大规模系统，包含两个或多个处理器，8086为主处理器，其它为协处理器 二. 8086引脚图 8086为双列直插式封装，有40引脚，但总线信号量却大于40，故采用分时复用技术 一个引脚在不同的时刻具有两个甚至多个作用 （1）地址线、数据线和状态线 AD15~AD0（双向，三态）：地址/数据分时复用总线 。为低16位地址/数据的复用引脚线。采用分时的多路转换方法来实现对地址线和数据线的复用。在DMA方式时，这些引线被浮空，置为高阻状态。 A19/S6、A18/S5、A17/S4、A16/S3（输出，三态）：地址/状态复用线。 BHE/S7 （输出，三态）：为高8位数据总线允许／状态复用引脚。8086有16根数据线，可以用高8位数据线传送一个字节，也可以用低8位数据线传送一个字节，还可以一次传送一个字， BHE*是用来区分这几类传输的。 1. 最小模式下引脚信号及功能 （2）控制线 RD（输出，三态） ：读信号线，与M/IO配合使用 。 WR：写信号线（输出，三态） 。 M/IO(输出，三态)：存储器或I/O端口访问信号。 READY （输入） ：准备就绪信号 。是由选中的存储器或I/O端口送来的响应信号，当有效时（高电平），表示被访问的存储器或I/O端口已准备就绪，可完成一次数据传送。 INTR（输入）：可屏蔽中断请求信号 。 INTA（输出）：中断响应信号 。 CPU向外输出的中断响应信号，用于对外部中断源发出的中断请求的响应。 NMI （输入）：非可屏蔽中断请求信号 。 TEST（输入）：测试信号，低电平有效。信号和WAIT指令配合使用。当CPU执行WAIT指令时，CPU处于等待状态，并且每隔5个T对该信号进行一次测试，一旦检测到 TEST信号为低，则结束等待状态，继续执行WAIT指令下面的指令。WAIT指令是使CPU与外部硬件同步的，TEST相当于外部硬件的同步信号。 RESET（输入）：复位信号 ，输入，高电平有效 。 ALE（输出）：地址锁存允许信号 。 ALE下降沿锁存地址。 DT/R（输出，三态）：数据发送/接收控制信号 。在使用8286或74LS245数据收发器的最小模式系统中，用DT/ R来控制数据传送方向。DT/ R为低电平，进行数据接收（CPU读），即收发器把系统数据总线上的数据读进来。当CPU处在DMA方式时，此线浮空。 DEN（输出，三态）：数据允许信号 。在使用8286或74LS245数据收发器的最小模式系统中，允许收发器和系统数据总线进行数据传送。 HOLD（输入）：总线请求信号 。当系统中CPU之外的总线主设备要求使用总线时，通过HOLD引脚向CPU发出请求。 HLDA（输出）：总线请求响应信号 。当HLDA有效（高电平）时，表示CPU对总线请求主设备作出响应，同意让出总线，与CPU相连的三态引脚都被浮置为高阻态。 MN/MX：工作模式选择信号。 （3）其它 CLK：8086时钟信号 。 Vcc：电源。8086用单一的+5V电压。 GND：地线。 “引脚”小结 CPU引脚是系统总线的基本信号 可以分成三类信号： 16位数据线：D0～D16 20位地址线：A0～A19 控制线： ALE、M/IO、WR、RD、READY INTR、INTA、NMI，HOLD、HLDA RESET、CLK、Vcc、GND 三、 最小工作模式系统 最小模式硬件连接特点： MN/MX接高电平（+5V），决定了8086工作在最小模式 有3片8282或74LS373，用来做地址锁存器 当系统中所连存储器和外设较多时，需要增加数据总线的驱动能力，要用两片8286/8287作为总线（数据）收发器 有一片8284A，作为时钟发生器 1.地址锁存器8282或74LS373 具有三态输出的TTL电平锁存器 STB 电平锁存引脚 OE 输出允许引脚 8282 74LS373 具有三态输出的TTL电平锁存器 LE 电平锁