电子系统设计自动化.docVIP

1、VHDL的信号（SIGNAL）是一种数值容器，不仅可以容纳 ，也可以保持______。 2、IEEE于1987年将VHDL采纳为 标准。 3、VHDL的数据类型包括 、 、 和 。 4、层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成的。先从底层的电路设计开始，然后在_______的设计中逐渐调用_______的设计结果，直至实现系统电路的设计。 5、z = x XOR y AFTER 5ns 中的5ns指得是仿真延时中的______ 延时, z = TRANSPORT x AFTER 10 ns中的10ns指得是_______ 延时。 6、若在MAX+plus II集成环境下，执行原理图输入设计法，应选择_______方式。 7、执行MAX+plus II的“T iming Analyzer”命令，可以_______设计电路输入与输出波形间的延时量。 8、图形文件设计结束后一定要通过_______，检查设计文件是否正确。 9、仿真也称为_______，是对电路设计的一种间接的检测方法。 10、以EDA方式实现的电路设计文件，最终可以编程下载到_______或_____ __芯片中，完成硬件设计和验证。 二、选择（每题2分，合计20分） 1、将设计的系统或电路按照E