13时序逻辑电路-数字部分.pptVIP

第五章 时序逻辑电路 概述 5.1时序电路的基本分析和设计方法 5.2计数器 (Counter) 5.3寄存器和读/写存储器 小结 一、利用同步清零或置数端获得 N 进制计数 思 路： 当 M 进制计数到 SN –1 后使计数回到 S0 状态 2. 求归零逻辑表达式； 1. 写出状态 SN –1 的二进制代码； 3. 画连线图。 步 骤： [例] 用4位二进制计数器 74163 构成十二进制计数器。 解： 1. = 1011 2. 归零表达式： 3. 连线图 74163 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR 1 同步清零 同步置零 二、利用异步清零或置数端获得 N 进制计数 当计数到 SN 时，立即产生清零或置数信号， 使返回 S0 状态。（瞬间即逝） 思 路： 步 骤： 1. 写出状态 SN 的二进制代码； 2. 求归零逻辑表达式； 3. 画连线图。 [例] 用二-八-十六进制异步计数器74197构成十二进制计数器。 74197 Q0 Q1 Q2 Q3 CP0 D0 D1 D2 D3 CR CP CP1 LD CT/ 状态S12的作用： 产生归零信号 异步清零 异步置零 三 计数容量的扩展 1. 集成计数器的级联 74161(1) Q0 Q1 Q2 Q3 CTT LD CO