TMS320C54X的硬件结构.pptVIP

第二章 TMS320C54X的硬件结构 主要内容 2.1 基本结构 2.2 外部引脚 2.3 内部总线结构 2.4 中央处理单元（CPU） 2.5 存储空间结构 2.6 片内外设电路 2.7 系统控制 基本结构 C5000系列：C54x和 C55x 二者CPU结构功能完全相同 不同的硬件资源 指令集一致，程序移植时稍做修改 C55X：功耗更低，性能更高 C54X： 为低功耗,高性能而专门设计的16位定点DSP芯片 C54X系列DSP芯片 为一致性DSP芯片，有20多种型号：如:TMS320C541,TMS320LC542(543,548等), TMS320VC5402 (5409,5410,5416,5420等)。 CPU结构和功能完全相同，差异在于片内M容量，片内外设，供电电压，速度以及封装上等。 TMS320C54X的主要优点： TMS320C54X的基本结构： CPU 内部总线结构 存储器 片内外设 2.2 ‘C54X 的主要特性和外部引脚 ‘C54X 的主要特性 CPU 存储器 指令系统 片内外设 电源 片内仿真接口 速度 ‘C54X 的引脚功能 CMOS工艺，TQFP封装 不同型号的器件其引脚个数不同 ‘C5402,共144个引脚 按功能分成8部分： 电源引脚、时钟引脚、控制引脚、地址和数据引脚、串口引脚、主机接口引脚、通用I/O端口引脚、测试引脚 电源引脚 双电源供电: 芯核电压(CVdd) 片内外设电压( DVdd) 时钟引脚： CLKIN/CLKOUT, 三个时钟模式：CLKMD 控制引脚: 表2.2.2 地址和数据引脚: 1兆字的外部程序空间、64千字的外部数据空间、64千字的片外I/O空间。 地址引脚：A0－A19 数据引脚：D0－D15 两个串口引脚 McBSP串口：完成DSP芯片与语音编解码器（A/D、D/A转换，放大，滤波等）间的连接。 一个并口（HPI)引脚 完成DSP与其他主设备间的通信，如单片机 通用I/O端口引脚（2个） XF（输出） BIO/（输入） 测试引脚（仿真接口） 程序总线（PB） 传送从程序存储器来的指令代码和立即数。 程序、数据存储器间数据块的传输 程序空间数据传送到乘法器和加法器 支持单周期内执行3操作数指令 数据总线 3条数据总线（CB，DB和EB）: 连接不同的功能单元，如CPU、数据地址产生逻辑、程序地址产生逻辑，片内外设和数据存储器。 CB和DB总线传送从数据存储器读出的操作数。 EB总线传送写入存储器中的数据。 地址总线 4条地址总线(PAB,CAB,DAB和EAB): 传送执行指令所需要的地址。 两个辅助寄存器算术单元(ARAU0和ARAU1) 在一个周期内产生两个数据存储器地址 例：MAC *AR3+,*AR4+,A 表2.3.1 2.4 中央处理单元（CPU） CPU是DSP器件的核心部件 CPU主要包括以下几部分 40位的算术逻辑单元（ALU） 2个40位累加器ACCA、ACCB 40位桶形移位寄存器 乘累加单元（MAC） 比较、选择和存储单元（CSSU) 指数编码器 CPU状态和控制寄存器 2.4.2 累加器 存储累加器的内容 例：假设累加器A＝F，执行带移位的STH和STL指令后，数据存储单元TEMP中的结果如下： STH A,TEMP ;TEMP=8765H STL A,TEMP ;TEMP=4321H STH A,8,TEMP ;TEMP=6543H STH A,-8,TEMP ;TEMP=FF87H STL A,8,TEMP ;TEMP=2100H 2.4.1 算术逻辑单元 算术逻辑单元（ALU） 完成多数算术逻辑运算：由1个40位的ALU和2个40位累加器完成 多数算术逻辑运算指令都是单周期指令 ALU的输入和输出 X输入源、Y输入源 ALU输入数据的预处理 SXM:符号位扩展方式控制位 ALU对输入数据的预处理受SXM值的影响: 当数据存储器操作数在低16位时: SXM=0,高位用0填充(进行无符号数运算) SXM=1,高位进行符号扩展(进行带符号数运算) 当数据存储器操作数在高16位时: SXM=0,高位用0填充,低16位用0填充 SXM=1,高位进行符号扩展,低16位用0填充 溢出处理 对16位数:最大正数为7FFFH,最小负数为8000H 对32位数:最大正数为7FFF FFFFH,最小负数为8000 0000H 标志位OVM与OVA/OVB的区别 饱和处理(将累加器的值饱和为32位)，如：SAT B 进位位C 如：BC again, NC C16 C16=1,双16位方式 C16=0,双精