JESD204B协议中自同步加解扰电路设计与实现.pdf

第 25卷 第 7期 电子设计工程 2017年 4月 V01．25 No．7 ElectronicDesignEngineering Apr．2017 JESD204B协议中自同步加解扰电路设计与实现 欧阳靖 ，姚亚峰，霍兴华，谭 宇 (中国地质大学机械与电子信息学院，湖北 武汉430074) 摘要 ：作为JEDEC最新修订的AD／DA 串行传输协议 ，JESD204B采用 自同步扰码对数据链路层原 始信号进行随机化转换 ．有效地避免 了杂散频谱产生 ，减少了物理层误码概率。本文基于经典状态 机结构对JESD204B协议 中自同步加扰及解扰 电路进行设计实现，文章阐述了协议 中自同步扰码的 原理细节。提 出了一种加扰与解扰状态电路的设计方案，最终对该方案进行实现、仿真与综合 。仿真 与综合结果表明该方案充分兼容协议控制信号。功能完全符合协议要求 ，增强了加解扰电路的稳定 性与容错性 。同时提高了电路的处理效率，可应用于JESD204B高速 串行接