基于FPGA的FSK信号发生器的设计-李昕.doc

基于FPGA的FSK信号发生器的设计 李昕 (上海交通大学 信息技术与电气工程学院) 摘要 关键词： DDS；FSK调制；FPGA 文献标志码：A Design of FSK ignal Generator Based on FPGA LIU Yu， YI Zhiyong (College of Information and Communication Engineering, Harbin Engineering University, Harbin, 150001, China) Abstract: This paper introduces the basic theory of FSK modulation briefly and puts forward a hardware implementation for FSK digital modulation system based on Field-Programmable-Gate-Array(FPGA) and direct digital synthesis (DDS) technology. The program uses Xilinx FPGA as the main control chip, and design, simulate and verify the system by ISE and ModelSim software development tools. The implementation method of this design is simple and highly reliable. At the same time, it can be a modular design, easily transplanted to other digital communication system based on FPGA. Good portability and high applicability is also its advantages. Key words: DDS；FSK；FPGA 0 引言 0对应于载波，1对应载波，且载波之间的改变是瞬时完成的。2FSK信号波形可表示为： （1） FSK信号，可通过模拟调频法来产生，也可以通过数字方式来产生，本设计采用的是模拟调频法，其原理图如图1所示。 图1 FSK调制原理框图 NCO 1是由FPGA发生频率的余弦基带信号，NCO 2 DAC 5686发生频率的余弦信号，数字列控制，选择Q路的基带信号 或者，从而在输出端得到或者的信号。图2为FSK信号的频谱图，通过M提供的randint函数产生0，1 采样频率：=320MHz； NCO1频率：=3MHz； NCO 2频率：=80MHz。 图2 FSK信号频谱图 2 硬件实现方法 信号发生器硬件设计原理图3所示。那个AD 9516表芯片，经过FPGA配置后产生320 MHz高速钟供DAC 5686工作。DAC 5686是双通道16位DAC高速，电影里NCO，以便32位的频率寄存器和16位相位控制寄存器。 图3硬件设计原理图 抽样定理表明，产生的信号的频率不超过一半的时钟频率。实际上，输出信号，保证质量，输出频率比1 / 3的时钟频率，为了避免转化为有用的输出频带谐波。本设计中，NCO芯片的工作频率320 MHz，输出频率，80 MHz输出频率的计算公式： （2） DAC 5686提供了三种操作模式：双通道，单边带，正交调制。正交调制方式，正交输入信号插值滤波器，经过D / A变换后输出。基带I，Q分开图4 DA [ 15 : 0 ]和DB“15 : 0」，是16位数据形式，40MHz的数据速度DAC 5686，经过8倍插值后和内部NCO混合，经过滤，D / A变换，最后由 或输出，输出信号的表达式为： （3） 4 DAC5686正交模式工作原理图 FPGA测试数据模块将产生0，1DAC模块用于控制DAC5686的I路和Q路数据；初始化将DAC5686中频设置为80MHz,正交调制模式。当选通“0”码时， DAC输出的余弦波；当选通“1”码时， DAC输出的余弦波。 图5 I，QModelSim仿真结果 3 测试结果 本设计采用了Verilog HDL语言，经过软件功能仿真验证，完成代码设计后，使用ISE开发工具进行综合与布局布线。此后，对系统进行了板级测试，将生成的配置文件下载到实验开发板上的FPGA 芯片实现设计，并进行相应的硬件调试。通过示波器观察系统输出的2FSK波形如图6所示。此时FSK信号的频率为77MHz或者83MHz。 图6 系统输出的2FSK信号波形 4结束语 郑常胼. 基于FPGA和ED