数字电子技术综合实验(生成目录).docVIP

数字电子技术综合实验数字电子技术综合实验数字电子技术 目 录 前言 1 一、设计目的 1 二、课题1：数字钟的设计、安装与调试。 1 三、课题2：电子频率计的设计、安装与调试 6 四、设计步骤 8 五、设计报告的格式 8 六、进度安排 9 七、参考文献 9 八、评分 9 前言 “数字电子技术综合实验 直接产生秒脉冲，而是产生较高频率振荡脉冲，然后经分频后获得秒脉冲。这是因为分频电路基本上不引入误差，振荡频率越高，经分频后相对精度就越高。所以秒脉冲发生器通常包括振荡器和分频器两部分。 例如，我们可用555芯片先构成振荡器，振荡输出经分频后得到秒信号。分频电路可利用74LS393双十六进制计数器等构成。 图2 振荡与分频电路 图7-2所示555电路输出脉冲频率，调节R3可改变f，使74LS393分频器QA～QD中分别有2Hz和1 Hz输出。其中1 Hz可作为后级计数器所需秒信号，2Hz可作为校准信号。 另外，也可用CMOS芯片实现此功能。例如采用CD4060芯片，它既含有可构成振荡器的与非门，还含有14级分频器可进行分频，即单片的4060就可实现振荡与分频。 ② 计数器 计数器电路包含“时”、“分”、“秒”计数器。 “分”、“秒”计数器采用六十进制，可由一级十进制计数器和一级六进制计数器级连起来构成。秒计数满60个脉冲后，向分计数器发出“分计数”信号，分计数满60个脉冲后，向时计数器发出“时计数”的进位信号。 在TTL电路中可选用74LS90、74LS92、74LS160或74LS161等芯片实现分和秒的计数功能，如图3中U1和U2相关线路所示。其中，U1(74LS90)接成十进制，U2(74LS92)接成六进制，74LS92的Q3还作为向高位进位的信号。由于分和秒均六十进制，为简单起见，图3中只给出计分钟的逻辑电路。 图3 计数、译码显示和校准逻辑电路 “时”计数器采用二十四或十二进制。“时”计数器可在两块集成计数器电路的基础上再增加一些门构成。 若“时计数”采用二十四进制，并用反馈清零法，则当计数器十位为“2”，个位为“4”瞬间，产生使4个计数器同时清“0”的复位信号，使电路显示全零，然后继续循环计数，图3中U3和U4相关线路所示。 若“时计数”采用十二进制，则为了区分上午和下午，可使计数器十位为“1”，个位为“3”瞬间，使时二个计数器产生“01”输出，并由LED发光选择当前是上午或下午状态，然后继续循环计数，如图4中U5和U6相关线路所示。 也可选用CMOS电路的计数器芯片实现该功能，工作原理和上述相同。 ③ 译码驱动器和显示器 计数器所计的时间需用“0～9”显示。由于正常计数时，各计数器输出的是8421码，故需经过译码，变成相应的逻辑状态，来驱动七段LED，显示十进制数。LED数码管分共阴极和共阳极两种，每一段即为一发光二极管，共阴极要求译码器输出高电平有效，而共阳极要求译码器输出低电平有效。 图4 十二进制小时显示 如图5所示是共阳极七段LED数码管，需输出低电平有效的译码器驱动。对于共阳极七段LED数码管，需输出低电平有效的译码器驱动。在TTL电路中可用七段译码器74LS247与之相连，其输出端加驱动可带24mA负载，因此足够驱动各段LED发光。图3所示74LS247译码器把前级计数器的四位输出，经译码后输入数码管a～g端，显示数字。注意设计中LED与工作电源间需加限流电阻，以免损坏数码管。限流电阻的阻值，可根据发光二极管的工作电流值自己计算确定。 图5 共阳极七段LED数码管 图6校准功能示意图 ④ 时间校准电路 时钟显示不正常时，利用该电路能使计数器高速运行，迅速达到所需时间显示。因为每个计数器只有一个CP端，或接受正常的时间信号，或接受校准信号，所以时、分、秒计数电路对应的时间校准电路是二选一电路，原理如图6所示。 数字钟正常运行时，计数器时钟输入是时基信号，使电路正常显示当前的时间，另一路通常是2Hz的校准脉冲，以实现快速校准，并保证视觉上可观测显示值的变化。图6所示组合电路构成了时间校准电路。 当然，实现这一时间校准的电路有好几种，一种方法是用图7-5所示的三态门电路，另一种方法是采用二选一数据选择器。也可用与非门实现二选一，若A.B二种输入信号受C端控制，当C=1时，L=A；当C=0时，L=B；显然L=AC＋B，化简后L=AC＋B=，即用一片74LS00四与非门也可实现此功能。 ⑤ 报时电路 时钟不但要不断地显示时间，有时还要求具有闹钟、定时报警、正点报时等功能等。要实现这些功能需要符合电路，即电路符合规定条件后输出信号，驱动执行机构动作。 如8:30需铃响，则可提取该时间的计数器输出信号，去驱动语音控制电路，响