原创力文档- 1、本文档共21页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
第4章 运算操作符和属性_part2
4.5 通用属性语句
♦用来传递信息给设计实体的某个具体元件，
♦定义端口宽度、器件延迟时间等参数
♦将参数传递给设计实体。
♦GENERIC(属性)语句提供了一种指定常规参数的方
法，所指定的参数是静态的，GENERIC必须在
ENTITY中进行声明。GENERIC语句指定的参数是
全局的，不仅可以在ENTITY内部使用，也可以在后
面的整个设计中使用。其语法结构如下：
GENERIC （parameter_name: parameter_type := parameter_value）;
GENERIC MAP (参数映射)
1 • VHDL Hardware Description Language Microelectronic Lab, Beijing Institute of Technology
4.5 通用属性语句
例子：
ENTITY my_entity IS
GENERIC (n :INTEGER :=8);
PORT (…);
END my_entity;
ARCHITECTURE my_architecture OF my_entity IS
…
END my_architecture;
当然，也可以使用一个GENERIC语句指定多个
参数，如：
GENERIC （n：INTEGER :=8; vector：
BIT_VECTOR :=）;
2 • VHDL Hardware Description Language Microelectronic Lab, Beijing Institute of Technology
4.5 通用属性语句
例：二输入与门
LIBRARY ieee；
USE ieee.std_logic_1164.all；
ENTITY and2 is
GENERIC （delay：time ：= 10 ns）；
PORT （a ：in std_ logic；
b ：in std_ logic；
c：out std_ logic ）；
END and2；
ARCHITECTURE behave of and2 is
BEGIN
c = a and b after （delay）；
END behave；
3 • VHDL Hardware Description Language Microelectronic Lab, Beijing Institute of Technology
4.6 设计实例
通用译码器
X (n-1)
Sel (m-1:0) X (n-2)
m-n
译码器 ...
ena X (1)
X (9)
ena sel x
0 00 1111
1 00 1110
01
文档评论（0）