DDS原理课件.pptVIP

直接数字频率合成技术(DDS) 东南大学 无线电系 束海泉 Tel:频率综合技术概述 频率可变的振荡源 通过改变R,L,C元件参数改变正弦振荡的频率 通过改变充放电电流改变振荡频率 改变R 改变L 改变C 改变电流 压控振荡器VCO 用斜波扫描电压(流)控制产生扫频振荡器 用于频率稳定度和精度仪器不高的场合 频率合成技术 间接合成法------锁相环 PLL 直接模拟合成法(早期的直接合成法)------通过模拟电路实现多级的连续混频 分频,获得很小的频率步进,电路复杂,不易集成 直接数字合成法------DDS VCO--用电压(流)控制振荡频率 频率综合技术概述 开环VCO的频率稳定度和频率精度较低 PLL使输出频率的稳定度和精度,接近参考振荡源(通常用晶振) PLL的构成 PLL DDS 1971年,由J.Tierney 和C.M.Tader 等人在 “A Digital Frequency Synthesizer”一文中首次提出了DDS的概念, DDS或DDFS 是 Direct Digital Frequency Synthesis 的简称 通常将此视为第三代频率合成技术. 它突破了前两种频率合成法的原理,从”相位”的概念出发进行频率合成. 这种方法不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位. 还可以用DDS方法产生任意波形(AWG) 累加器的工作示意图 DDS DDS的信号质量分析 DDS的信号质量分析 DDS的信号质量分析 DDS的优点与不足 （1）输出频率相对带宽较宽 输出频率带宽为50%fs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。 （2）频率转换时间短 DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率时间等于频率控制字的传输，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。 （3）频率分辨率极高 若时钟fs的频率不变，DDS的频率分辨率就是则相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1mHz甚至更小。 （4）相位变化连续 改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。 （5）输出波形的灵活性 只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。 （6）其他优点 由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。 DDS也有局限性，主要表现在： （1）输出频带范围有限 由于DDS内部DAC和波形存储器（ROM）的工作速度限制，使得DDS输出的最高频有限。目前市场上采用CMOS、TTL、ECL工艺制作的DDS工习片，工作频率一般在几十MHz至400MHz左右。采用GaAs工艺的DDS芯片工作频率可达2GHz左右。 （2）输出杂散大 由于DDS采用全数字结构，不可避免地引入了杂散。其来源主要有三个：相位累加器相位舍位误差造成的杂散；幅度量化误差（由存储器有限字长引起）造成的杂散和DAC非理想特性造成的杂散。 目前DDS芯片的生产公司 Qualcomm公司 单片电路。Q2220、Q2230、Q2334、Q2240、Q2368， 其中Q2368的时钟频率为130MHz，分辨率为0.03Hz，杂散控制为-76dBc，变频时间为0.1μs; Sciteg ADS-431, 1.6GHz,分辨率1Hz,杂散-45dB,可正交输出 Stanford Micro Linear公司 Micro Linear公司电压事业部生产的几种低频DDS产品 ML2035 特性：（1）输出频率为直流到25kHz，在时钟输入为12.352MHz野外频率分辨率可达到1.5Hz（-0.75～+0.75Hz），输出正弦波信号的峰-峰值为Vcc；（2）高度集成化，无需或仅需极少的外接元件支持，自带3～12MHz晶体振荡电