现代电子线路09时序逻辑电路.pptVIP

74HC194 74HC194 右移串行输入 左移串行输入 3、74HC194应用举例* ⑴、74HC194的级联 用两片74HC194级联称为8位双向移动寄存器 ⑵、74HC194、74HC283构成的移位加法器 74HC 194 74HC283 74HC283 74HC 194 74HC 194 74HC 194 t1 ↑：s0＝s1＝1，并行输入； t2 ↑：s0＝1，s1＝0，M、N右移一位； t3 ↑：s0＝1，s1＝0， M右移一位，N不变。 此时， §9.4　计数器 一、计数器的分类 按计数进制分 二进制计数器 二-十进制计数器 按触发器的触发方式分 同步计数器 异步计数器 按计数增减趋势分 加法计数器 减法计数器 可逆计数器 计数器功能：计数、分频、定时、产生特定的脉冲序列等。 二、二进制计数器 1 清零 计数脉冲 N 用JK触发器构成的异步二进制加法计数器 JK触发器的J、K端都接高电平，触发器处于翻转状态（计数状态），每一个时钟脉冲下降沿到来，触发器就翻转一次。 1、异步二进制加法计数器 1 2 3 4 5 6 11 12 13 14 15 16 7 8 9 10 17 工作波形 2、异步二进制减法计数器 1 置位 计数脉冲 N 用JK触发器构成的异步二进制减法计数器 先置位，使Q3Q2Q1Q0＝1111，JK触发器工作于计数状态，FF1～FF3的时钟信号由前级的 控制，使Q3Q2Q1Q0的状态随计数脉冲递减。 1 2 3 4 5 6 11 12 13 14 15 16 7 8 9 10 17 工作波形 清零 计数脉冲 N 用JK触发器构成的异步二进制可逆计数器 加减控制 M 1 M＝0， ，减法计数； M＝1， ，加法计数。 3、异步二进制可逆计数器 置位 4、同步二进制加法计数器 清零 计数脉冲 N 用JK触发器构成的同步二进制加法计数器 1 2 3 4 5 6 11 12 13 14 15 16 7 8 9 10 17 驱动方程： 工作波形 *School of Physics, Peking University 第九章：组合逻辑电路 本章内容： §9.1　时序逻辑电路 §9.2　集成单元触发器 §9.3　寄存器 §9.4　计数器 §9.1　时序逻辑电路 时序逻辑电路：电路在某个时刻的输出状态，不仅与该时刻的输入状态有关，还与电路前一时刻的状态有关。即时序逻辑电路具有记忆功能（存储能力）。 组合逻辑电路 时序逻辑电路框图 … a1 an … y1 ym … 存储单元 … … z1 zk … … q1 qj … … qjn+1是qjn的次状态（后一时刻的状态） 输出方程 驱动方程 状态方程 §9.2　集成单元触发器（双稳态触发器） 一、SR触发器 1、基本SR触发器 电路结构 符号 当 、 时， ， ，置位； 当 、 时， ， ，复位； 当 、 时， 、 保持不变； 当 、 时， ，逻辑关系紊乱，为不定态，应收到约束。 置位端 复位端 G1 G2 1 0 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 0 0 1 1 1 0 0 0 1 0 0 0 1 0 1 、 同时撤消（由0变1）后Q状态不定 特性表 约束条件： G1 G2 2、同步SR触发器 电路结构 符号 CP（clock pulse）：时钟信号，用于多个触发器的同步控制。 当 时，G3、G4被封锁， ， 、 保持不变； 当 时，G3、G4开门， ， , 当 、 时， ， ，置位； 当 、 时， ， ，复位； 当 、 时， 、 保持不变； 当 、 时， ，为不定态。 1 1 1 1 1 1 1 1 0 0 CP 0 0 X X 1 1 X X 1 0 1 0 1 0 1 0 Qn 1 0 1 0 1 0 0 1 0 0 0 0 1 1 1 1 Qn+1 0 0 1 1 1 0 R 1 1 S 特性表 约束