3CPU-5策画模型机.pptVIP

“本位和∑I”和“本位进位Ci”表达式 5.8 流水CPU 并行处理技术 时间并行 时间充分利用。让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分。 实现方式：流水处理部件。 空间并行 资源重复设置。“以数量取胜” 时间+空间并行 时间重叠和资源重复的综合应用。 流水计算机的系统组成 非流水线时空图 非流水线指令的执行过程： 取指令（IF）：从内存读取这条指令。 译码（ID）：将指令翻译成操作命令。 执行指令（EX）：CPU个部件实际执行这条指令。 回写（WB）：将执行的结果送回内存或寄存器中。 非流水线时空图 流水线指令的执行过程 流水线时空图 标量流水计算机时空图 标量流水线 只有一条指令流水线 超标量流水计算机时空图 超标量流水线 具有两条以上指令流水线 流水流分类 指令流水线 指令步骤的并行。 取指令、译码、执行、写回等。 算术流水线 运算操作步骤的并行。 如流水加法器、流水乘法器、流水除法器等。 处理机流水线：又称为宏流水线 程序步骤的并行。 由一串级联的处理机构成流水线的各个过程段 流水线中的相关性 资源相关 多条指令争用同一功能部件所引发的冲突。 解决办法 增设相关资源 某争用指令暂缓一拍 流水线中的相关性 数据相关 指令执行顺序上存在的先后制约关系 ADD R1，R2，R3；（R2）+（R3）→R1 SUB R4，R1，R5；（R1）-（R5）→R4 AND R6，R1，R7；（R1）∧（R7）→R6 数据相关的三种类型 写后读相关：RAW 读后写相关：WAR 写后写相关：WAW [例4]判断以下三组指令各存在哪种类型的数据相关 流水线中的相关性 控制相关 由转移指令引起的流水线的“断流” 解决办法 延迟转移法 “先执行再转移”。发生转移时并不排空指令流水线，而是让紧跟在其后的少数几条指令继续完成。 如果这些指令是有用指令，那么延迟损失时间片正好得到了有效的利用。 转移预测法 依据指令过去的行为来预测将来的行为。 将转移预测提前到取指阶段进行。 奔腾CPU pentium是Intel公司生产的超标量流水处理器。 采用U，V两条指令流水线。 内部寄存器宽度为32位，32位微处理器。 猝发模式下，一个总线周期可读写入256位数据。 CPU内部设置指令cache和数据cache，外部还可接L2cache。 兼具CISC和RlSC两者的特性，不过CISC特性更多一些，因此是CISC结构的处理器。 以CISC结构实现超标量流水线，并有转移预测能力，当代CISC机器的经典之作。 指令1 IF 1 2 3 4 5 6 7 8 指令2 ID IF 指令3 EX ID IF 指令4 WB EX ID IF 指令5 IF WB EX ID IF IF WB EX ID IF IF WB EX ID ID ID IF WB EX EX 写后读相关 RAW 写后写 WAW 读后写 WAR 写后读 RAW (R4) + (R5) → R3 ADD R3，R4，R5 I6 (R1)×(R2) → R3 MUL R3，R1，R2 I5 第三组 (R4)+(R5) → R3 ADD R3，R4，R5 I4 (R3) → M(x) M(x)是存储单元 STA M(x)，R3 I3 第二组 (R1) - (R5) → R4 SUB R4，R1，R5 I2 (R2) + (R3) → R1 ADD R1，R2，R3 I1 第一组 解决：设置运算结果缓冲寄存器，暂存运算结果，以备后继指令使用——向前传送（定向传送） 1）取指周期FT 从M取出指令并译码； 公操作 修改PC。 3）目的周期DT 取指结束时，按操作码和寻址方式(R/非R寻址) 转相应工作周期。 按寻址方式(非R寻址)形成源地址，从M取出源操 作数，暂存于C。 2）源周期ST 按寻址方式(非R寻址)形成目的地址，或从M取出 目的操作数，暂存于D。 5）中断周期IT 关中断、保存断点和PSW、转服务程序入口。 由硬件完成 IT指CPU响应中断请求后，到执行中断服务程序前。 6）DMA周期DMAT DMAT指CPU响应DMA请求后，到传送完一次数据。 DMA控制器接管总线权，控制直传。 由硬件完成 4）执行周期ET 按操作码完成相应操作(传送、运算、取转移地址 送入PC、返回地址压栈保存)； 后续指令地址送入MAR。 1）时钟周期时间： 一次从M读出，并经数据通路传送的操作；或 一次数据通路传送操作；或 一次向M写入的操作 （2）时钟周期(节拍)T 1微秒 完成一步操作： 模型机以访存时间作为一步操作时间。