硬件工程师必读攻略（下）.pdfVIP

[年] 硬件工程师必读攻略 如何通过仿真有效提高数模混合 设计性（下） 获取更多权威电子书 请登录 目录： 前言 一 、数模混合设计的难点 二、提高数模混合电路性能的关键 三、仿真工具在数模混合设计中的应用 四、小结 五、混合信号 PCB 设计基础问答 硬件工程师必读攻略如何通过仿真有效提高数模混合设计性能 (上) 2 / 24 获取更多权威电子书 请登录 前言： 数模混合电路的设计，一直是困扰硬件电路设计师提高性能的瓶颈。众所周 知，现实的世界都是模拟的，只有将模拟的信号转变成数字信号，才方便做进一 步的处理。模拟信号和数字信号的转变是否实时、精确，是电路设计的重要指标。 除了器件工艺，算法的进步会影响系统数模变换的精度外，现实世界中众多干扰， 噪声也是困扰数模电路性能的主要因素。 本文通过 Ansoft 公司的“AD-Mix Signal Noise Design Suites” 数模混 合噪声仿真设计软件的对数模混合设计 PCB 的仿真，探索分析数模混合电路的噪 声干扰和优化设计的途径，以达到改善系统性能目的。 硬件工程师必读攻略如何通过仿真有效提高数模混合设计性能 (上) 3 / 24 获取更多权威电子书 请登录 11、在高速设计中，如何解决信号的完整性问题？差分布线方式是如何实现的？对于只有一 个输出端的时钟信号线，如何实现差分布线？ 答：信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻 抗 (output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。 解决的方式是靠端接 (termination)与调整走线的拓朴。 差分对的布线有两点要注意，一是 两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变， 也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为 两条线走在上下相邻两层(over-under)。一般以前者 side-by-side 实现的方式较多。 要用 差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信 号是无法使用差分布线的。 12、一块 PCB 板中有多个数/模功能块时，常规做法是要将数/模地分开，并分别在一点相 连。这样，一块 PCB 板上的地将被分割成多块，而且如何相互连接也大成问题。但有人采用 另外一种办法，即在确保数/模分开布局，且数/模信号走线相互不交叉的情况下，整个 PCB 板地不做分割，数/模地都连到这个地平面上，这样做有何道理，请专家指教。 答：将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声 的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声 较大而模拟区域的电路又非常接近，则即使数模信号不交叉， 模拟的信号依然会被地噪声 干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远 时使用。另外，数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径 (return current path)会尽量沿着走线的下方附近的地流回数字信号的源头，若数模信号 走线交叉，则返回电流所产生的噪声便会出现在模拟电路区域内。 13、在 PCB 上靠近平行走高速差分信号线对的时候，在阻抗匹配的情况下，由于两线的相 互耦合，会带来很多好处。但是有观点认为这样会增大信号的衰减，影响传输距离。是不是 这样，为什么？我在一些大公司的评估板上看到高速布线有的尽量靠近且平行，而有的却有 硬件工程师必读攻略如何通过仿真有效提高数模混合设计性能 (上) 4 / 24 获取更多权威电子书 请登录 意的使两线距离忽远忽近，我不懂那一种效果更好。我的信号 1GHz 以上，阻抗为 50 欧姆。