EDA(FPGA)期末考试试题.docVIP

这是长期总结的EDA期末考试试题 试题一 1-2与软件描述语言相比，VHDL有什么特点?编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只综合器VHDL程序转化目标是底VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。 l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?什么是综合?有哪些类型? (1)从自然语言转换到VHDL语言算法表示，即自然语言综合。从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。综合在电子设计自动化中的地位是什么?综合器具有更复杂的工作环境，综合器在接受VHDLVHDL程序转化成电路实现的相关信息。 1-4在EDA技术中，自顶向下的设计方法的重要意义是什么?在EDA技术应用中，顶向的设计方