altera-ddr2sdramip核参数设置及读写时序.docx

1、Uniphy 整体框图： 2、存储控制器连接图 PHY的时钟与复位信号 pll_ref_clk：PLL参考时钟输入。 global_reset_n：全局复位信号，对PLL和PHY里的所有逻辑单元进行复位。 soft_reset_n:软复位信号，对phy复位，不对PLL复位。当soft_reset_n为低时，输出的afi_reset_n信号也为低。 各个模块间的接口信号 3、1控制器与用户接口间使用的Avalon相关信号线： 下表是本地接口信号，在altera例化的IP核里，本地用户接口使用的是avalon总线 Local_addr：指的是用户接口端的地址线，位宽计算方法如下： 当只使用1pcs 外部存储器时： 位宽=bank位宽+行位宽+列位宽-1； 2）当使用多片片外存储器时： 位宽=芯片位宽+bank位宽+行位宽+列位宽-1； 计算位宽时减1 是因为用户数据接口宽度是memory侧数据宽度的两倍（memory侧是在时钟的上升和下降沿都收发数据，而用户侧只在时钟的上升沿收发数据，假如用户读写数据的时钟频率与memory侧的数据频率相同，那么，在时钟上升沿来时，用户侧发送的数据位宽应是memory侧数据位宽的两倍）。 local_be：字节使能信号（用于向控制器写数据时），与memory侧的DM（data mask ）信号作用一样，比如，当想使local_data的某8位数