基于FPGA的VGA时序彩条信号实现方法及其应用-Read.PDF

基于FPGA 的VGA 时序彩条信号实现方法及其应用 时间:2007-06-11 来源: 作者: 点击：1051 字体大小: 【大 中小】 摘要:利用现场可编程逻辑器件产生VGA 时序信号和彩条图像信号,并将其作为信号源,应用 于彩色等离子显示器的电路开发,方便彩色等离子显示器驱动控制电路的调试. 1 引言 彩色等离子体显示器(Plasma Display Panel,简称PDP)是利用气体放电产生真空紫外线 激发荧光粉进行发光显示的一种平板显示器件,它具有重量轻、厚度小、视角大、响应快、 图像无畸变、不受磁场影响等许多优点。自从1964 年美国Illinois 大学教授Bitze 和Slottow 发现了放电气体的记忆效应，1966 年Bitze 教授利用交流气体放电现象发明等离子显示屏 以来，等离子显示技术已获得了很大的发展，等离子显示器成为人们期望用以实现大屏幕显 示的新型显示器件之一。特别是1992 年日本富士通公司开始21 英寸AC 型彩色PDP 的批 量生产并投放市场以来，等离子显示技术更是获得了长足的发展，42 英寸级和60 英寸级的 大尺寸、全彩色的显示屏也已经投放市场。目前，PDP 业界正集中精力于提高图像质量、降 低功耗、降低成本的研究过程中。 2 PDP 显示信号的数据流程 PDP 是一种矩阵式平面显示器件，它的输入图像必须是数字式的，如果输入的图像信号 是模拟视频信号，必须先进行模/数转换，才可以在PDP 上进行显示。模拟图像的转换如图 1 所示。A/D 转换电路将输入的计算机显示信号、电视信号等进行数字化后，得到8bit 的红、 绿、蓝三色信号，以及行、场同步信号、时钟信号和复合消隐信号等，再送到彩色PDP 的 存储控制电路进行处理，最后送到显示屏进行显示。 图1 3 VGA 信号时序 图2 所示是计算机VGA(640×480 ，60Hz 图像格式的信号时序图，其点时钟DCLK 为 25.175MHz,场频为59.94Hz。图中Vsync 为场同步信号，场周期Tvsync 为16.683ms，每 场有525 行，其中480 行为有效显示行，45 行为场消隐期。场同步信号Vs 每场有一个脉 冲，该脉冲的低电平宽度twv 为63us （2 行）。场消隐期包括场同步时间twv、场消隐前肩 thv （13 行）、场消隐后肩tvh （30 行），共45 行。行周期Thsynv 为31.78us，每显示行 包括800 点，其中640 点为有效显示区，160 点为行消隐期（非显示区）。 图2 行同步信号Hs 每行有一个脉冲，该脉冲的低电平宽度twh 为3.81us （即96 个DCLK）； 行消隐期包括行同步时间twh，行消隐前肩thc （19 个 DCLK）和行消隐后肩tch （45 个DCLK），共160 个点时钟(复合消隐信号是行消隐信号和 场消隐信号的逻辑与，在有效显示期复合消隐信号 为高电平，在非显示区域它是低电平。 4 VGA 时序信号及彩条信号的产生 在设计彩色PDP 的存储和控制电路时，使用了Altera 公司的FPGA 来对图像进行存储和 整理，并产生驱动电路需要的各种控制波形。为了方便调试电路，开始调试时，不是使用接 口电路板，而是使用FPGA 中的剩余逻辑来产生VGA ，SVGA 等格式的时序信号和彩条信号， 所产生的信号稳定可靠。同时，还可以通过彩条模式选择按键的控制来改变彩条模式，产生 竖彩条、横彩条、棋盘格等各种彩条模式，极大地方便了 电路调试。下面仅以VGA 格式为例作简单的介绍。 4.1 VGA 时序信号产生模块 VGA 时序信号产生模块包括行点数计数器h_cnt、场行数计数器v_cnt 、行同步产生状态 机h_state 和场同步产生状态机v_state 等。其中，行点数计数器是800 进制计数器，场行 数计数器是525 进制计数器(行同步状态机h_state 有h_video、h_front、h_sync、h_back 四种状态，它根据行点数计数器的计数值来进行状态转换；场同步状态机v_state 有 v_video,v_Front,v_sync,v_Back 四种状态,它根据场行数计数器的计数值来进行状态翻转。 这两个状态机的状态转移图分别如图3 和图4 所示。 图3 图4 当行状态机h_state 复位时，即进入h_video 状态，它