chapter4组合逻辑电路2.ppt

2.引入选通脉冲 方法：电路稳态中引入选通脉冲 特点：简单易行，但要求同步 3.修改逻辑设计 例: * * 利用 和 的配合，实现多位显示系统的灭零控制 4.3.3 数据选择器(MUX) 数据选择器：又称多路开关（Multiplexer-MUX） 多输入单输出 地址信号控制选择输入信号 数据分配器： 单输入多输出 地址信号控制选择输出端口 4.3.3 数据选择器(Data Selector) D3 D2 D1 D0 A1 A0 S Y MUX 四选一数据选择器 A2 A1A0 S1 S2 S3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74HC138 数据选择器 数据分配器 常用的MUX 四选一数据选择器——从4个输入信号中选择一个作为输出. 有：74HC153、 74LS153、 CC14539 八选一数据选择器——从8个输入信号中选择一个作为输出. 有：74LS151等。… 下面以74HC153为例，介绍MUX的原理和使用。 一、74HC153 1、工作原理 D13 1 1 0 D12 0 1 0 D11 1 0 0 D10 0 0 0 0 X X 1 Y1 A0 A1 2、74HC153的功能扩展－双4选1 例：用两个“4选1”接成“8选1” 二、用MUX设计组合电路 例4.3.5：用4选1MUX实现4.2.2的交通灯监视电路 二者相等 令A1＝A，A0＝G，则： D0＝R’， D1＝R， D2＝R， D3＝1。 例4.3.6：用8选1MUX实现 令A2＝A，A1＝B， A0＝C，则： D0＝D3＝D5＝D7＝1 D1＝D2＝D4＝D6＝0 4.3.4 加法器 一、1位加法器 1. 半加器 :不考虑来自低位的进位将两个1位的二进制数相加 输入 输出 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 ①真值表 ②函数式 ③逻辑图 2. 全加器 ：将两个1位的二进制数及来自低位的进位相加 ①真值表 ②函数式 ③逻辑图 输入 输出 A B CI S CO 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 74LS183 二、多位加法器 串行进位加法器 优点：简单 缺点：慢 2. 超前进位加法器(Carry Look-ahead) 原理： 74LS283 优点：快 缺点：电路复杂 三、用加法器设计组合电路 例4.3.7：将BCD的8421码转换为余3码 输 入 输 出 D C B A Y3 Y2 Y1 Y0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X，并用7段数码管进行显示? Y=3X ？ D2 D1 D0 提供芯片：74LS283，7448，数码管 7448 74LS283 芯片管脚 DCBA=A3A2A1A0 4.3.5 数值比较器 一、1位数值比较器 A B Y（AB） Y（AB） Y（A=B） 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 ①真值表 ②函数式 ③逻辑图 二、多位数值比较器 1.原理： 从高位比起，只有高位相等，才比较下一位。 例：比较A＝A3A2A1A0和B＝B3B2B1B0 2.74LS85 扩展端 比较数小于等于4位时： 扩展端 3.74LS85的扩展—8位二进制数的大小 例4.3.8：比较C＝C7C6?C1C0和D＝D7D6 ? D1D0 4.4 组合逻辑电路中的竞争-冒险现象 4.4.1 竞争—冒险现象及其成因 *4.4.2 检查竞争—冒险现象的方法 4.4.3 消除竞争—冒险现象的方法 4.4.1 竞争—冒险现象及其成因 静态输入静态输出－稳态 输入和输出处于稳定的逻辑电平下进行。 瞬间电路状态－暂态 输入信号的逻辑电平发生变化的瞬间输出的变化。 目的 分析电路工作的可靠性。 现象： 尖峰脉冲－电压毛刺 定义 两个输入信号同时向相反的逻辑电平跳变（1－0，0－1）的现象称竞争。 Note：有竞争不一定有冒险 由于竞争而在电路输出端可能产生尖峰脉冲的现象称竞争－冒险。 竞争： 竞争－冒险： 原因： 构成电路的各元件均存在有传输延迟时间； 任何两个输入信号不可能同时发生变化，总有先有后； 输入信号的上升时间和下降时间均不为0。 坏处： 尖峰脉