第05讲第3章JTAG技术65页.pptVIP

2008年3月14日 南京大学计算机系 《嵌入式系统原理与开发》 第5讲 南京大学计算机系 俞建新主讲 第3章 嵌入式微处理器技术基础 本章主要介绍以下内容： 嵌入式微处理器典型技术 主流嵌入式微处理器 嵌入式处理器的调试技术 边界扫描测试技术JTAG 3.4 边界扫描测试接口JTAG JTAG是一种片上调试接口，即OCD接口。 OCD英文原文： On-Chip Debugging Interface JTAG的建立使得集成电路固定在PCB（Printed Circuit Board，印刷电路板）上，只通过边界扫描便可以被测试。 含有JTAG口的芯片种类较多，如CPU、DSP、CPLD/FPGA等，广泛得到应用。 3.4.1 测试摩尔定律 1999年英特尔公司的副总裁Patrick Celsinger先生在美国大西洋城举行的国际测试会议上提出了测试摩尔定律，并就此了讲演。 该定律预测未来几年，每一晶体管的硅投资成本将低于其测试成本。 Patrick Celsinger先生指出，硅成本已迅速下降，测试成本却基本保持不变。并且，被测器件的速度常常比测试设备能测的速度高。也就是说，测试设备的发展速度已跟不上测试对象的发展。同时，测试成本在制造成本中所占比例过大。 3.4.2 JTAG基本概念 JTAG是Joint Test Action Group（联合测试行动组）的缩写，联合测试行动组是IEEE的一个下属组织 该组织研究标准测试访问接口和边界扫描结构（Standard Test Access Port and Boundary-Scan Architecture） JTAG的研究成果被接纳为IEEE1149.1-1990规范 JTAG成为电子行业的一种国际测试标准 现在，人们通常用JTAG来表示IEEE1149.1-1990规范，或者满足IEEE1149规范的接口或者测试方法。 JTAG扫描循环示意图 边界扫描单元 JTAG标准定义了一个串行的移位寄存器 寄存器的每一个单元分配给IC芯片的相应引脚 每一个独立的单元称为BSC（Boundary-Scan Cell）边界扫描单元 这个串联的BSC在IC内部构成JTAG回路 所有的BSR（Boundary-Scan Register）边界扫描寄存器通过JTAG测试激活 ARM的JTAG调试结构 ARM调试系统说明 调试系统一般包括3部分： 调试主机是运行软件调试器的计算机 例如ADW，ARM Debugger for Windows 调试主机允许发出高级命令，如设置断点或检查存储器内容。 协议转换器处理调试主机和ARM7TDMI处理器JTAG接口之间的通讯 包括调试主机发出的高级命令以及JTAG接口的低级命令。 一般通过增强型并行口进行连接。 ARM调试系统说明（续） 调试目标 ARM CPU主处理器逻辑：对调试有硬件支持。 嵌入式ICE-RT逻辑：这是用于产生调试异常(如断点)的寄存器和比较器的集合。 TAP控制器：用JTAG串行接口控制扫描链的动作。 协议转换器的调试扩充功能 ARM7TDMI具有易于在最低层调试的硬件扩充，其调试扩充功能如下列出： 允许暂停程序的执行； 检查和修改内核的内部状态； 查看和修改存储器系统的状态； 执行中止异常，允许实时的内核监控； 重新开始程序执行。 3.4.3 ARM7TDMI扫描链布局 ARM7TDMI内核扫描链结构 JTAG接口的IC内部结构 JTAG状态转换图 JTAG信号 TMS：测试模式选择（Test Mode Select） 通过TMS信号控制JTAG状态机的状态。 TCK：JTAG的时钟信号 TDI：数据输入信号 TDO：数据输出信号 nTRST：JTAG复位信号，复位JTAG的状态机和内部的宏单元（Macrocell）。 3.4.4 TAP控制器 TAP控制器内部有多个寄存器 测试数据寄存器 JTAG控制指令寄存器 旁路寄存器 ARM7TDMI器件识别码(ID)寄存器 扫描路径选择寄存器 JTAG的TAP控制器结构 测试数据寄存器 在TDI和TDO之间可以连接的测试数据寄存器有如下8个： 指令寄存器； 旁路寄存器； ARM7TDMI的器件识别(ID)码寄存器； 扫描路径选择寄存器； 扫描链0、1、2和3。 JTAG控制指令寄存器 JTAG接口中指令寄存器长度是4位 在指令寄存器共安排10条控制指令，见下表。 JTAG的指令寄存器 在SHIFT-IR态，将指令寄存器选做TDI和TDO之间串行路径。见(a) 在UPDATE-IR态，指令寄存器的值成为当前指令。见(b) 在CAPTURE-IR态，将b0001加载到该寄存器。该值在SHIFT-IR态移位输出。见(c) 复位时，IDCODE(b1110)成为当前指令。见(