仁爱学院微机原理复习2-1.ppt

微处理器和系统结构 内容提要 微处理器（CPU）的主要组成部分及各部分功能 Intel 8086微处理器组成结构、引脚信号及功能 X86系统组成 高性能微处理器简介 2.1 微处理器的基本结构 微处理器的主要组成部件 微处理器（CPU）由下列主要部分组成： 算术逻辑单元 ALU 控制器 寄存器阵列 总线和总线缓冲器 高性能的CPU还有： 指令预取部件，指令译码部件、地址形成部件、存储器管理部件等。 微处理器的主要组成部件 一、算术逻辑运算单元（ALU） ALU是对二进制数进行算术逻辑运算的基本部件。 数据加工处理归纳为两种基本运算：算术运算与逻辑运算。 算术运算 可进行无符号数和带符号数的加、减、乘、除运算，符号数采用补码表示，减法通过求负数的补码而变成加法运算。还可进行BCD码运算。乘、除可以通过多次重复加、减和移位实现。 逻辑运算 可完成逻辑“与”、“或”、“非”、“异或”、“移位”等基本的逻辑运算。 浮点运算 浮点数运算可以用软件实现。也可以专门生产浮点运算部件和浮点微处理器，并设有专门的浮点运算指令，可进行32位或64位浮点加、减、乘、除运算。早期的浮点处理器有：8087、80287、80387协处理器。奔腾处理器已经将二者集成到了一个芯片上。 二、控制器 控制器 时钟周期 主时钟的两个脉冲前沿的时间间隔称为一个时钟周期，又称为T状态。它CPU操作的最小时间单位。 机器周期： 由2～5个T状态组成一个机器周期，称为M周期，又叫做总线周期，用来完成一个基本操作，如 MEM读/写，I/O读/写等。 指令周期 一条指令（的取出和）执行所需的时间称为指令周期，一条指令执行需1～5个M周期。 M1 机器周期 三、总线与总线（缓冲器）部件 所谓总线是指计算机中传送信息的一组通信线，将 多个部件连成一个整体。可以简单分为： ? 片内总线：在CPU内部或部件内部各单元之间传 送信息的总线（又可细分为单总线、双总线（输入/输 出BUS）、多总线结构）； ? 片外总线：CPU与外部部件之间传送信息的总线。片外总线又称为系统总线，通常系统总线分为地址总线、数据总线、控制总线，即所谓三总线结构。 三、总线与总线（缓冲器）部件（续） 因为多个部件均挂在总线上，但各部件工作情况并非完全一样（有的作为信源发，有的作为接收器收）。 由于数据或信息代码是用电位高低来表示，若某一时刻有几个部件同时向BUS发送数据，则BUS上的情况就成为不确定的了，电路也可能被烧毁。所以同一时刻只允许一个部件向BUS发送信息。而接收数据就没有上述限制，同一时刻可允许多个部件接收数据。 总线缓冲器：在工作过程中，常常要求挂在BUS上的某些部件在电气连接上与BUS “脱开”，使这些部件对BUS上其它部件的工作不产生影响，为此，可在部件内部设置三态缓冲器。 DATA→3态BUF→BUS 三态缓冲器（3态BUF）处于： 低阻（高低电平）→挂BUS上； 高阻→逻辑上脱开。 “脱开”状态： 处于高阻状态，开路状态，浮空状态； 逻辑上“脱开”，物理上仍连在一起。 总线缓冲器分为： 单向三态缓冲器：如地址总线缓冲器只发地址信息，（地址总线是单向的）； 双向三态缓冲器：如数据总线缓冲器，既可发又可收数据（数据BUS是双向的）。 采用总线结构的优点是： ※ 减少信息传输线数目； ※ 提高系统的可靠性； ※ 增加系统灵活性； ※ 便于实现系统标准化。 四、寄存器阵列（Register Array） 在CPU内部，有一个临时存放地址和数据的寄存器 阵列。这个阵列因CPU的不同而不同，有的称寄存 器堆，寄存器多少有差别，但其功能相似。 寄存器阵列大致分为以下四组： 存放待处理数据的寄存器；ACC 通用 存放地址码的寄存器；IP(PC) SP SI DI 存放控制信息的寄存器;IR FR 起数据或地址缓冲器作用的寄存器 DBUF ABUF Intel 8086微处理器 信息工程系 2010 03 8086 微处理器 8086是一种单片微处理器芯片，内外部数据总线16位，对外40条引脚，主时钟5MHz（标准）、8MHz、10MHz等。 20条地址引脚，直接寻址220 =1MByte，可访问64K个I/O端口，具有24种寻址方式，可以对位、字节、字、字符串、字串、BCD码、ASCll码等多种数据类型进行处理。 CPU内部有4组REG，共14个16位REG供编程人员使用。通用REG组 AX 主累加器