加热控制器.docx

  1. 1、本文档共17页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
加热控制器课案

电子课程设计 —加热控制器学院:华科学院专业班级:通信142201H姓名:王江涛学号:201422080128指导老师:黄庆彩2016年12月目录一、设计任务与要求-------------------------3二、总体框图----------------------------------3三、选择器件----------------------------------31、74LS160的应用2、74LS74的应用3、74LS11的应用4、74LS08的应用 5、74LS86的应用6、74LS00的应用 7、555定时器的应用四、功能模块---------------------------------131、秒脉冲发生器模块2、计数器及译码器显示模块3、状态机模块五、总体电路设计---------------------------16六、硬件仿真---------------------------------17七、个人总计与体会------------------------17加热控制器设计任务与要求按钮k1按下后,加热器J加热25s;然后停止加热;电扇F通电15s,加热器加热10s后停止加热,风扇F断电。按钮k2按下时,可以随时停加热,电扇断电。总体框图加热器的总体框图如图2-1所示。图2-1总体框图该电路框图主要有状态电路,脉冲电路,计数电路,译码电路成。状态电路:控制电路的高低电平,按照顺序改变电路电平;脉冲电路;产生准确的震荡电路;译码电路:把代码特定的含义翻译出来;计数电路;特定时间产生特定电平;该电路是一个加热控制器,在按钮K1按下后,加热器J加热25s后停止加热,使电扇F通电15s后,加热器加热10s后停止加热,并使风扇F断电。当K2按下时,可以随时停止加热,并使电扇断电。输入低电平有效,通过输出高低电平来控制外接负载的工作与否。选择器件选择的器件如表3-1所示。表3-1器件表芯片名称个数(说明)74LS1604位十进制加法计数器2个74LS74上升沿双D触发器3个DCD_HEX四段数码管显示器2个AND3(74LS11)与门(三输入)2个NAND2(74LS00)与非门(二输入)1个XOR2(74LS86)异或门(二输入)1个AND2(74LS08)与门(二输入)4个VCC5V电源K开关2个(一个普通开关一个单刀双制开关)NE555VIRTUAL定时器5551个C电容2个(R1=2.2Kohm R2=22Kohm)R电阻2个(C1=0.3uf C2=10nF)电扇加热器灯泡代替2个(红灯代表加热器,绿灯代表电扇)以下是主要器件的介绍说明:1、74LS160的应用同步可预置数4位十进制加法计数器74LS160具有异步清除端,引脚排列逻辑符号如图3-2所示。时序图如图3-3所示。它具有数据输入A、B、C和D,以及同步置数端LOADN、异步清除端CLRN和计数控制端ENT和ENT,方便级联,设置进位输出端RCO。图3- 1 74LS160引脚图与逻辑符号注:D0-D3:并行数据输入端;Q0-Q3数据输出端;EP、ET:计数控制端; C:进位端;CP:时钟输入端;:异步清除输入端;:同行并行置入控制端。图3-3 74LS160时序图当CLRN=0时异步清零,当LOADN=0,CLRN=1时,CP脉冲上升沿时预置计数。当LOADN=CLRN=ENT=ENP=1时,电路工作在计数状态。当计数器计数值为9时,RCO输出一个与Qa端高电平部分相同宽度的高电平。功能表3-4所示。表3-4 74LS160功能表输入输出cp0××××异步清零10××↑同步预置1111↑计数110××保持11×0×保持74LS160内部原理如图3-5所示。图3-5 74LS160内部原理2、74LS74的应用74LS74是具有异步置位和复位端的边沿触发双D触发器,74LS74是一个边沿触发器数字电路器件,每个器件中包含两个相同的、相互独立的边沿触发d触发器电路。74LS74的逻辑框图与逻辑引脚图,图3-6所示。图3-6 74LS74逻辑框图与引脚图图3-7是74LS74的特性功能表,74LS74内含两个独立的D上升沿双d触发器,每个触发器有数据输入(D)、置位输入()复位输入()、时钟输入(CP)和数据输出(Q、QN)。、的低电平使输出预置或清除,而与其它输入端的电平无关。当、均无效(高电平式)时,符合建立时间要求的D数据在CP上升沿作用下传送到输出端。表3-7 74LS74功能表说明000输出状态与D端状态相同010101111内部结构图3-8所示。图3-8 74LS74内部结构3、74LS11的应用74LS11是三输入的与门。74LS11为三输入的与门,由其逻辑功能表可得,其逻辑功能为“见0得0,全1

文档评论(0)

jiayou10 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8133070117000003

1亿VIP精品文档

相关文档