基于CPLD的频率计设计规划.docVIP

  • 3
  • 0
  • 约3.44万字
  • 约 66页
  • 2017-05-27 发布于贵州
  • 举报
基于CPLD的频率计设计规划

内蒙古科技大学 本科生毕业设计说明书(毕业论文) 题 目:基于CPLD的频率计设计 学生姓名:李 松 学 号:200540503314 专 业:测控技术与仪器 班 级:测控05-3班 指导教师:燕芳 讲师 基于CPLD的频率计设计 摘 要 频率计是一种基本的测量仪器。它被广泛应用航天、电子、测控等领域。复杂可编程逻辑器件(CPLD)具有集成度高、运算速度快、开发周期短等特点,它的出现,改变了数字电路的设计方法增强了设计的灵活性。于此,本文提出了一种CPLD的数字频率计的设计方法。该电路简洁,软件潜力得到充分挖掘,低频段测量精度高,有效防止了干扰的侵入Max+plusII上编译仿真后使结果更加清晰,波形测试点读数精确,参数调节方便。因此软件仿真设计可以节省设计资源,减少设计步骤,缩短设计周期。 关键词:Frequency meter is a basic measuring instrument, and measuring electronics are the most basic one of the measurements. Because the strong anti-jamming is easy to transport, so the measurement accuracy of frequency signals can be h

文档评论(0)

1亿VIP精品文档

相关文档