基于FPGA的直接数字频率合成器的设计规划和实现.docVIP

  • 2
  • 0
  • 约3.92千字
  • 约 5页
  • 2017-05-27 发布于贵州
  • 举报

基于FPGA的直接数字频率合成器的设计规划和实现.doc

基于FPGA的直接数字频率合成器的设计规划和实现

基于FPGA的直接数字频率合成器的设计和实现 2003-4-25 13:14:40 电子技术应用 周俊峰 陈涛   摘要:介绍了利用Altera的FPGA器件(ACEX EP1K50)实现直接数字频率合成器的工作原理、设计思想、电路结构和改进优化方法。   关键词:直接数字频率合成(DDS) 现场可编程门阵列(FPGA)   直接数字频率合成(Direct Digital Fraquency Synthesis,即DDFS,一般简称DDS)是从相位概念出发直接合成所需要波形的一种新的频率合成技术。   目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能和多功能的DDS芯片(其中应用较为广泛的是AD公司的AD985X系列),为电路设计者提供了多种选择。然而在某些场合,专用的DDS芯片在控制方式、置频速率等方面与系统的要求差距很大,这时如果用高性能的FPGA器件设计符合自己需要的DDS电路就是一个很好的解决方法。   ACEX 1K是Altera公司着眼于通信、音频处理及类似场合的应用而推出的FPGA器件芯片系列,总的来看将会逐步取代FLEX 10K系列,成为首选的中规模器件产品。它具有如下特点:   (1)ACEX 1K采用查找表(LUT)和EAB(嵌入式阵列块)相结合的结构,特别适用于实现复杂逻辑功能存储器功能,例如通信中应用的数字信号处理、多通道数据处理、数据传

文档评论(0)

1亿VIP精品文档

相关文档