计算机组成与原理(复习习题集)课案.doc

习题一 名词解释： 1、主机CPU 3、主存存储单元存储元件存储字存储字长存储容量机器字长指令字长PC 12、IR 13、CU 14、ALU 15、ACC 16、MQ 17、MAR 18、MDR 19、I/O 20、MIPS 习题三 名词解释： 1、总线 2、系统总线 3、总线宽度 4、总线带宽 5、时钟同步/异步 6、总线复用 7、总线周期 8、总线的通信控制 9、同步通信 10、比特率 11、分散连接 12、总线连接 13、存储总线 14、I/O总线 15、片内总线 16、数据总线 17、地址总线 18、通信总线 19、串行通信 20、并行通信 习题四 1、什么是全相联映射？ 2、什么是近期最少使用算法？ 3、什么是EPROM? 4、CACHE的特点是什么？ 5、什么是动态存储器刷新? 6、半导体动态RAM和静态RAM存储特点最主要的区别是什么？ 7、计算机的存储器采用分级存储体系的主要目的是什么？ 8、有一主存—CACHE层次的存储器，其主存容量1MB，CACHE容量是64KB，每块8KB，若采用直接映射方式，(1)写出主存的地址和CACHE地址格式，(2)计算主存的地址各部分的位数。(3)主存地址为25301H的单元在主存的那一块，映射到CACHE的那一块？ 9、有一个组相联映像CACHE由64个存储块构成，每组包含4个存储块，主存包含4096个存储块，每块由128字节组成，(1)写出主存的地址和CACHE地址格式 (2)计算CACHE和主存地址各部分的位数。(3)主存地址为48AB9H的单元在主存的那一块，映射到CACHE的那一块？ 10、现有8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H～5FFFH，ROM的地址为A000H～DFFFH，（1）写出需要几片芯片组成此存储器。（2）画出此存储器结构图及与CPU的连接图。 11、用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，按字节编址，其中RAM的地址为0000H～5FFFH，ROM的地址为C000H～FFFFH，1）写出需要几片芯片组成此存储器。（2）画出此存储器组成结构图及与CPU的连接图。 12、现有8K×4位的RAM芯片组成存储器，要求每个存储单元存放8位二进制数据，按字节编址，地址为0000H～3FFFH （1）写出需要几片芯片组成此存储器。（2）画出此存储器结构图及与CPU的连接图。 习题五 1、I/O设备有哪些编址方式，各有何特点？ 2、说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？ 3、什么是I/O接口，与端口有何区别?为什么要设置I/O接口？I/O接口如何分类？ 4、说明中断向量地址和入口地址的区别和联系。 5、什么是多重中断？实现多重中断的必要条件是什么？ 6、某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为位起始位、位数据位、位校验位和位停止位。若要求每秒钟传送480个字符，那么该设备的数据传送速率为多少？条件下，I/O设备可以向CPU提出中断请求？在什么条件和什么时间，CPU可以响应I/O的中断请求？某设备向CPU传送信息的最高频率是40次/秒，而相应的中断处理程序其执行时间为40(s，试问该外设是否可用程序中断方式与主机交换信息，为什么？设磁盘存储器转速为3000转/分，分8个扇区，每扇区存储1K字节，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间是25(s，是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采取什么方案？ 2、采用浮点表示时，若尾数为规格化形式，则浮点数的表示范围取决于阶码的尾数，精度取决于尾数的位数。 3、一个浮点数，当其尾数右移时，欲使其值不变，阶码必须增加。尾数右移一位，阶码减1。 4、对于一个浮点数，阶码的大小确定了小数点的位置，当其尾数左移时，欲使其值不变，必须使阶码减小。 5、采用浮点数表示时，最大浮点数的阶符一定为正，尾数的符号一定为负。 6、采用浮点数表示时，最小浮点数的阶符一定为正，尾数的符号一定为正。 7、采用浮点数表示时，当阶码和尾数的符号均为正，其他的数字部分全部为1时，表示的是最大浮点数。 8、移码常用来表示浮点数的阶码部分，移码和补码的符号位不同。 9、设机器数字长为8位（含1位符号位），对应十进制数x=-0.6875的[x]原为1.1011111，[x]补为1.0101111。 10、补码表示的二进制浮点数，尾数采用规格化形式，阶码3位（含阶符1位），尾数5位（含1位符号位）