实验二组合逻辑电路.doc

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实验二组合逻辑电路(半加器全加器及逻辑运算) 一、 实验目的 1. 掌握组合逻辑电路的功能测试。 2. 验证半加器和全加器的逻辑功能。 3. 学会二进制数的运算规律。 二、 实验仪器及材料 (1)TPE-D3数字电路实验箱。 (2)器件: 74LS00 二输入端四与非门3片 74LS86 二输入端四异或门1片 74LS54 四组输入与或非门1片 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3. 预习二进制数的运算。 +四、实验内容 1. 组合逻辑电路功能测试。 图2.1 Y1= ; Y2= (1) 用2片74lS00组成图2.1所示逻辑电路。为便于接线和检查,在图中要注明芯片编号及各引脚对应的编号。 (2) 图中A、B、C接电平开关,Y1,Y2接发光管电平显示。 (3) 按表2.1要求,改变A、B、C的状态填表并写出Y1,Y2逻辑表达式。 (4) 将运算结果与实验比较。 表2.1 输入 输出 A B C Y1 Y2 0 0 0 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 2.测试用异或门(74LS86)和与非门组成的半加器的逻 辑功能。 根据半加器的逻辑表达式可知.半加器Y是A、B的 异或,而进位Z是A、B相与,故半加器可用一个集 成异或门和二个与非门组成如图2.2。 (1).在学习机上用异或门和与门接成以上电路。A、B 图2.2 接电平开关S,Y、Z接电平显示。 (2).按表2.2要求改变A、B状态,填表。 表2.2 输入端 A 0 1 0 1 B 0 0 1 1 输出端 Y Z 3.测试全加器的逻辑功能。 (1).写出图2.3电路的逻辑表达式。 (2).根据逻辑表达式列真值表。 (3).根据真值表画逻辑函数SiCi的卡诺图。 (4).添写表2.3各点状态。 图2.3 表2.3 Ai Bi Ci-1 Y Z X1 X2 X3 Si Ci 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 (5) .按原理图选择与非门并接线进行测试,将测试结果记入表2.4,并与上表进行比较 看逻辑功能是否一致。 4.用异或门、与或非门、及非门设计构成一位全加器并测试逻辑功能。 全加器可以用两个半加器和两个与门一个或门组成,在实验中,常用一块双异或门、一个与或非门和一个与非门实现。 (1).画出用异或门、与或非门和与非门实现全加器的逻辑电路图,写出逻辑表达式。 (2).找出异或门、与或非门和与非门器件按自己画出的逻辑电路图接线。(注意:接线时如果与或非门中的与门有一个或几个引脚不被使用,则需将它们接高电平;如果整个与门不被使用,则需将此与门的至少一个输入引脚接地。) (3).当输入端Ai、Bi及Ci-1为下列情况时.用万用表测量Si和Ci的电位并将其转为逻辑状态添表2.5。 表2.4 Ai Bi Ci-1 Ci Si 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 表2.5 输入端 Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 输出端 Si Ci 1.整理实验数据、得到与图表对应的逻辑表达式,化简为与或非及异或形式,即可画出用异或门、与或非门和与非门实现全加器的逻辑电路图。 2.总结组合逻辑电路的分析方法。

文档评论(0)

ktj823 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档