实验2运算器实验报告1.doc

班级：计算机科学与技术3班 学号： 20090810310 姓名： 康小雪 日期： 2011-9-24 实验2 运算器实验 预习实验报告 疑问： 如何将结果显示在数码管上？ 实验中输入端口比所给实验箱上的输入按钮多，如何解决这个问题？ 让7449在显示十六进制数的时候，会显示乱码，如何解决这个问题？ 实验报告 波形图： 参数设置： Endtime:2.0us Gridsize:100.0ns 信号设置： Clk: 时钟信号，设置周期为100ns占空比为50%。 K: 由k[7]~k[0]八个信号组成，数据输入信号，十六进制。 sw|r4|r5|ALU_bus: 由sw_bus（输入数据到总线）、r4_bus（将R4寄存器的值反馈到总线上）、r5_bus（将R5寄存器的值反馈到总线上）、ALU_bus（将运算结果的值反馈到总线上）四个信号组成，输入信号，二进制，低电平有效。 ld_r1|r2|r4|r5: 由ld_r1（将运算结果存入R1寄存器）、ld_r2（将运算结果存入R2寄存器）、ld_r4（将运算结果存入R4寄存器）、ld_r5（将运算结果存入R5寄存器）四个信号组成，输入信号，二进制，高电平有效。 m|cn: 由m（运算种类的选择信号）、cn（表明有无进位的信号）两个信号组成（其中m=0表示算术运算，m=1表示逻辑运算，cn=0表示有进位，cn=1表示无进位），输入信号，二进制。 s: 算数逻辑单元控制选择信号，由s[3]~s[0]四个信号组成，输入信号，二进制。 d: 数据输出的中间信号，由d[7]~d[0]八个信号组成，双向信号，显示总线上的数据，十六进制。 d~result: 最终的数据输出信号，由d[7]result~d[0]result八个信号组成，输出信号，八进制。 初始状态：K无输入，bus信号无效，lddr信号无效，总线上位高阻态。 05H?总线(sw_bus=0)?DR1(ld_r1=1)：K输入05，sw_bus=0，ld_r1=1,可以看到d~result=05； 06H?总线(sw_bus=0)?DR2(ld_r2=1)：K输入D2，sw_bus=0，ld_r2=1,可以看到d~result=0A。 AorB的运算结果(m|cn=01、s=0001)?总线(ALU_bus=0)?R4(ld_r4=1)： alu_bus=0，ld_r4=1，m|cn=01，s=0001，可以看到d~result=0F。 not(A and B)的运算结果(m|cn=10、s=0100)?总线(ALU_bus=0)?R5(ld_r5)：alu_bus=0，ld_r5=1，m|cn=10，s=0100，可以看到d~result=0A。 R4?总线(r4_bus=0)?r1(ld_r1=1)：r4_bus=0，ld_r1=1,m|cn=00,s=0000,可以看到d~result=0F。 DR1加B的运算结果(m|cn=01、s=1001)?总线(ALU_bus=0)?R4(ld_r4)：alu_bus=0，ld_r4=1,m|cn=01,s=1001,可以看到d~result=19。 R4?总线(sw_bus=0)?DR1(ld_r1=1)：r4_bus=0，ld_r1=1，m|cn=00，s=0000，可以看到d~result=19； R5?总线(sw_bus=0)?DR2(ld_r2=1)：r5_bus=0，ld_r5=1，m|cn=00，s=0000，可以看到d~result=0A。 DR1减DR2的运算结果(m|cn=00、s=0110) ?总线(ALU_bus=0)?R4(ld_r4=1)：alu_bus=0，ld_r4=1，m|cn=00，s=0110，可以看到d~result=0F。 记录实验复合运算： (A or B) 减 not (A and B) 加 B 运算 m,cn,s[3..0] DR1 DR2 ALU结果 R4 R5 AorB 010001 05H 0AH 0FH 0FH 00H not(A and B) 100100 05H 0AH 0FH 0FH 0AH R4加B 011001 0FH 0AH 19H 19H 0AH R4减R5 000110 19H 0AH 0FH 19H 0AH 调换运算了加B与减R5的运算顺序，可以免去DR2中的数