- 1、本文档共8页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
gsm锁相环路的设计规划与调试
GSM锁相环路的设计与调试
摘要:我同学生共同设计一个简单的gsm选频器中锁相环电路,并对电路的设计和调试进行分析,对低相噪,高鉴相灵敏度和高压控灵敏度设计理论进行验证,得到了较好的相噪,较高的鉴相灵敏度和压控灵敏度,达到了设计的目的。
关键词:gsm 锁相环 单片机 相噪 频率合成器
中图分类号:tn929.5 文献标识码:a 文章编号:1007-9416(2012)02-0055-02
gsm是全球移动通信系统,gsm网是现代通信网路中的重要网络之一,而锁相环是gsm网基站、直放站中最为关键的模块之一。它为gsm基站、直放站提供精确的本地振荡信号。锁相环电路是使一个特殊系统跟踪另外一个系统,更确切的说是一种输出信号在频率和相位上能够与输入参考信号同步的电路,它是模拟及数模混合电路中的一个基本的而且是非常重要的模块。由于锁相环具有捕获、跟踪和窄带滤波的作用,因此被应用在通信、微处理器、以及卫星等许多领域。锁相环是通信电路里时钟电路的一个重要模块、是模拟和射频集成电路设计领域最有挑战的模块之一。本人教学之余试着同学生一起收集材料,设计一个较为简单的锁相环电路,下面介绍一下我们的设计。
1、初步思路
基于我们对锁相环路基本理论知识的了解,尤其是频率合成器工作原理的了解,基本的gsm中锁相环的设计与调试有了一定的思路。在其初步设计上必须包括两个部分(1)硬件设计(2)软件编程,硬件主要是环路的设计,包括单片机控制频率合成器,环路滤波器等。软件编程主要是单片机发送信号给频率合成器,通过软件修改频率合成器的内部寄存器来修改内部的分频比,以修改其合成的频率,然后通过频谱分析仪分析其合成频率的强度、功率和相位噪声等。
2、硬件电路分析
以下就对整个硬件电路进行具体电路分析:图1、图2为硬件电路的原理图。
图中mc145201的引脚1、20接参考频率,本设计采用20m晶振;引脚3、4为片内鉴相器的鉴相输出接于由环路lm258组成的环路滤波器,环路滤波器输出端接vco,vco在经301桥路接于mc145201的引脚11形成环路,引脚2(ld)锁定检测输出,当环路锁定时输出为高电平,接led,若环路已经锁定则led亮;引脚17、18、19分别为使能、时钟和数据引脚接于单片机用于控制锁相环路的输出频率。
3、硬件调试分析
调试时给电路加9v直流:
(1)通过单片机初始化给mc145201设置初始值,让其初始合成频率为992m,若经分频后的频率与参考频率在mc145201的捕获带内,就能达到频率的锁定,引脚2输出高电平使得led等亮,从而得知频率已经达到锁定。
(2)把锁定输出的信号加到频谱分析仪中,观察其输出的频率的功率,相位噪声和其输出频率是否与设定的频率相同。
(3)通过按键改变mc145201的合成频率,观测led灯是否亮着,同时观察频谱分析仪的频谱图,看其输出的频率是否按所设定的步进变化。
(4)当锁相led灯不亮时说明输出频率经分频后的频率与参考频率经分频后的频率相差太大,不再鉴相器的捕获带内,时环路不能达到稳定而锁定。原因可能是mc145201所设置的分频系数不对,使其相位偏差太大而引起的。或环路滤波器不能有效的滤除高频分量,不能使环路处于一个有效的反馈系统中重而达不到稳定
(5)若环路有初始化时有有效的输出,但在按按键时没有有效的按照所设计的频率步进变化,其原因可能是软件问题。
4、软件调试分析
单片机是一种专门用与控制的计算机。它在一块芯片上集成了cpu,ram rom,定时/计数器和各种i/o部件,具有体积小,功能强,价格便宜,可靠性高等优点。本次设计单片机主要的作用是与mc145201进行串口通信,从上面的器件资料我们已经了解到其内部有三个寄存器,其定义如下:
(1)c寄存器:共有8位,作用如下:
c7:选择相位频率探测器的输出状态
设置为高时,pdout的输出电流与源电流一致,¢v¢r。
设置为低时,pdout的输出电流与宿电流一致,¢v〉¢r。
c6:选择哪个探测器被使用
设置为高时,pdout的输出为探测器a,¢v,¢r为高电平状态,关闭探测器b。设置为低时,pdout的输出为探测器b,¢v,¢r被选通,关闭探测器a,pdout为高电阻状态。
c5:设置为高时,ld输出表现当前pll工作状态,
设置为低时,ld进入低电平状态。
c4:为高时,进入省电模式;为低时,进入工作模式。
c3,c2:控制pdout输出的源/宿电流的百分比。
c1:当a22 a23=00即选port时,c1决定output a。
当c1设置为高,output a高电平状态;c1为低时,output为低。
a22 a23选其他时,与c2,c3配合作为控制pdout输出的源/宿电流的百分比。
c0:决定output b的状态,
c0为高时,o
文档评论(0)