4_Quartus II应用向导_问题总结及解答.pptVIP

EDA 技术实用教程 第 4 章 QuartusII 应用向导 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.4 原理图输入设计方法 4.4 原理图输入设计方法 4.4 原理图输入设计方法 4.2 引脚设置和下载 4.2 引脚设置和下载 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 * * CPLD/FPGA的VHDL设计的基本流程是什么？ 为什么需要建立工程，为什么建立了工程后还不能编译成功？ 为什么分VHDL输入和原理图输入？ 如何实现VHDL输入和原理图输入的切换（创建元件符号）？ 如何区分RTL原理图和工程原理图输入？ 发现错误要如何解决？ 为什么要经常进行全程编译？ 引脚列表是什么？为什么要进行引脚连接？ 为什么要使用嵌入式逻辑分析仪？ 嵌入式逻辑分析仪是什么？它的使用步骤如何？ 时序仿真 VHDL 仿真器 CPLD/FPGA的VHDL设计的基本流程是什么？ 设计输入 原理图 HDL文本 综 合 FPGA/CPLD 适配器 FPGA/CPLD 编程下载器 FPGA/CPLD 器件和电路系统 功能仿真 a 基于FPGA的VHDL设计流程图 设计输入 VHDL输入和原理图输入 综合（全程编译）（语法） 生成RTL级描述 功能仿真和时序仿真（理论） 适配和下载（硬件实现） 硬件功能调试 前期功能设计与开发 硬件bug的发现和修补 SIGNALTAP 的使用 硬件功能的发展和升级 中期功能设计与开发 FPGA各设计流程的关系与涉及的操作步骤 为什么需要建立工程，为什么建立了工程后还不能编译成功？ 工程是不同的数字系统设计作品的装载物。在Quartus II中以工程作为设计的独立单位。 工程中有顶层设计文件和底层设计文件，其关系是调用和被调用的关系，如同电路板和元件的关系。由设计者自行决定电路板上放什么元件。 例：交作业时，老师需要上交计数器电路板（工程-计数器），上交了ROM电路板（工程-ROM）就为交错作业。 工程（工程文件夹名）、顶层设计文件和VHDL输入（原理图输入）的文件名需要一一对应（相同），否则会出错。 自顶而下设计流程和自底而上的设计流程。 图4-1 选择编辑文件的语言类型，键入源程序并存盘 4.1.1 建立工作库文件夹和编辑设计文件 图4-2 利用“New Preject Wizard”创建工程cnt10 4.1.2 创建工程 图4-3 将所有相关的文件都加入进此工程 4.1.2 创建工程 图4-4 选择目标器件EP2C5T144C8 4.1.2 创建工程 为什么分VHDL输入和原理图输入？ 在Quartus II中，VHDL输入和原理图输入都能完成FPGA的设计，他们的地位是均等的。 两种输入之间可以互相转换和互相调用，两者仅为表述形式的不同，其结果都能形成RTL级描述。 在VHDL输入中的元件例化，就是文字表述的原理图输入。 在原理图中的元件符号，就是封装好的VHDL输入元件，此元件还需要对应的VHDL输入文件给出其功能，才能在原理图输入中形成RTL级描述。 两种输入可自由选择，按使用习惯进行FPGA设计，无需特意区分。 2. 频率计主结构电路设计 图4-50 两位十进制频率计顶层设计原理图文件 如何实现VHDL输入和原理图输入的切换（创建元件符号）？ 首先需要确定顶层文件，这是由顶而下设计思想的需要。大家熟悉的由底而上的设计思想用于此，就会出现思想的冲突。（工程设定问题） 在Quartus II中提供VHDL输入和原理图输入的相互转换功能。 例：VHDL输入一个元件的文件，然后通过文件转换呈元件符号，在原理图中调用。（原VHDL文件需要拷贝到工程的文件夹下，此时原理图输入为顶层文件，VHDL输入为底层文件） 例：原理图输入后，可通过类型转换为VHDL文件，或封装成一个元件符号，让更高层的设计调用。 图4-42 元件输入对话框 2. 输入设计项目和存盘 图4-43 将所需元件全部调入原理图编辑窗并连接好 3. 将设计项目设置成可调用的元件 图4-44 连接好的全加器原理图f_adder.bdf 4. 设计全加器顶层文件 如何区分RTL原理图和工程原理图输入？ RTL描述原理图为VHDL输入或原理图输入了功能描述后综合的硬件实现方案。 因其为语法检查和设计库元件调用后给出的实现方案，因此是可执行的实现方案。 工程原理图输入为一个设计方案，由设计者自行组织，体现设计理念，组合系统功能的设计方案。 工程原理图输入可作为顶层文件，也可作为对象式的底层文件，供