第05篇存储器.ppt

5.1 存储器概述 5.1.1 存储器的分类 5.1.2 主要性能指标 5.1.3 内存的一般结构 5.1.1 存储器的分类 存储器是计算机系统中用来存放程序和数据的装置，叫存储器。英文单词是Memory、Storage。 比较一下 Read Only Memory分为： 5.1.2 主存储器的技术指标 存放一个机器字的存储单元，通常称为字存储单元，相应的单元地址叫字地址。 而存放一个字节的单元，称为字节存储单元，相应的地址称为字节地址。 1、存储容量： 一个存储器中可以容纳的存储单元总数。 单位： bit 二进制位数。 8 bit= 1 Byte 字节 存储容量（续1） 这里指的是存贮器芯片的存贮容量，其表示方式一般为： 芯片的存贮单元数×每个存贮单元的位数。 存储容量（续2） 存储容量（续3） 它们之间的换算关系为： 2、存取速度 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。 SDRAM: 12ns 10ns 8ns RDRAM: 1ns 0.625ns 3、存储器带宽 4、可靠性 可靠性是用平均故障间隔时间来衡量（MTBF, Mean Time Between Failures） 5、功耗 功耗通常是指每个存储元消耗功率的大小。 5.2 　SRAM存储器 5.2.1 SRAM基本单元 5.2.2 SRAM逻辑结构 5.2.3 SRAM芯片 5.2.4 常用译码器 SRAM（Static RAM） 静态读写存储器。 存储阵列 地址译码电路 读写电路 控制逻辑电路 数据缓冲器 基本的SRAM逻辑结构（续1） 在较大容量的存储器中，往往把各个字的同一位组织在一个芯片中。 基本的SRAM逻辑结构（续2） 单译码结构： 比如 212= 4096 ∴地址线需 12 根（二进制） 译码器的输出叫字选择线。共有4096根。 所以单译码方式只使用于小容量存储器。 参看P69 图3.2 双译码结构： 有两级译码 基本的SRAM逻辑结构（续3） 读写电路（续） 读写电路（续2） 读与写的互锁逻辑 （4） I/O电路： 处于数据总线和被选中的单元之间，用于控制被选中单元的读出或写入。并具有放大信息的作用。 （5）驱动器： 一条X 线上要挂上该行上所有存储元。故电容负载很大，为此要加驱动器。 （6）输出驱动电路： 存储器片子要 连到数据总线上，有时候将其与DB断开。故要 用到三态门缓冲器。 2．典型SRAM芯片 3.SRAM的时序 6264(6164)的工作过程 6264芯片与系统的连接 4．典型SRAM芯片2 5、SRAM与CPU的连接 利用CPU的所有地址线来连接存储芯片。每一个存储器单元惟一地对应CPU的一个地址。比如：下图地址空间为： F0000H-----------F1FFFH 8KB (2) 部分地址译码方式 分析图5.4所示的连接图，可以发现，此时的8KB芯片6264所占据的内存地址空间为: DA000H～DBFFFH DE000H～DFFFFH FA000H～FBFFFH FF000H～FFFFFH 工作特点 当 G1、 ， 有效时，芯片工作。 工作时YCBA=0 4、利用译码器连接 译码器电路 ①利用厂家提供的现成的译码器芯片。 ②利用厂家提供的数字比较器芯片。 ③利用ROM做译码器。 ④利用PLD。 5.3 DRAM存贮器 5.3.1 DRAM概述 5.3.2 典型DRAM芯片 5.3.3 DRAM的连接使用 5.3.4 内存条 1、DRAM概述 2、动态存储单元 2164A的内部结构 3. DRAM的工作过程 ①读出数据。 ②写入数据。 ③读-改-写操作 ④ 刷新。 下面以PC／X T微型机动态存贮器为例，说明该系统中DRAM的工作及刷新过程。 1. 行列控制信号的形成 2. DRAM的读写 3. 刷新 将多个DRAM芯片，安装在一块小电路板上，就构成内存条。 80386时代是SIMM30线。8bit规格和16bit规格。