第06篇微机原理.pptVIP

地址译码器：接收来自CPU的Ｎ位地址，经译码后产生　个地址选择信号，实现对片内存储单元的选址。 控制逻辑电路：接收片选信号和来自CPU的读／写控制信号，形成芯片内部的控制信号，控制数据的读出和写入。 数据缓冲器：暂时存放来自CPU的写入数据或从存储体内读出的数据。暂存的目的是为了协调CPU和存储器之间在速度上的差异。 存储体：是存储芯片的主体，由若干个存储单元组成，每个存储单元又由若干个基本存储电路组成。为了区分不同的存储单元以便于读／写操作，每个存储单元都有一个地址。体内基本存储元的排列结构方式：位结构（每个存储单元可存放一位二进制信息，其容量表示为Ｎ×1位；字结构（每个存储单元可存放多位二进制信息，容量表示为：Ｎ×4位或Ｎ×8位。 动态RAM(DRAM)的刷新周期 由于电容的放电，需重复对动态RAM的基本存储电路存储的信息进行读出和恢复，这个过程叫存储器刷新。 刷新周期和正常的存储器读周期的不同之处： ①在刷新周期中输入至存储器件的地址一般不来自地址总线，而是由一个计数方式工作的寄存器提供，只有行地址，不需要列地址。正常存储器读周期来自地址总线，既有行地址，也有列地址。 ②刷新周期中，存储器模块中每块芯片的刷新是同时进行的。在正常读周期中，只能选中一行存储器芯片。 ③在存储器刷新周期中，存储器模块中各芯片的数据输出是状态，即片内数据线与外部数据线完全隔离。 6.3.2电擦除可编程只读存储器 (EEPROM) 特点：可在线擦除和改写，不像EPROM那样必须用紫外线照射时才能擦除。非易失性，不存在EPROM在日光下信息缓慢丢失的问题。在芯片的引脚设计上，2816与同容量的EPROM2716和静态RAM6116是兼容的，2864A与同容量的EPROM2764A和静态RAM6264也是兼容的。 2816芯片 容量：2Ｋ×8 24个引脚 电可擦除可编程的EEPROM存储器 有六种工作方式，每种工作方式下各个控制信号所需电平如表6-3所示。 2817A芯片 容量：2Ｋ×8 28个引脚 电可擦除可编程的EEPROM存储器 比2816多一个引脚，用于向CPU提供状态。 工作方式如表6-4所示。 6.3.3快速擦写存储器（Flash Memory) Flash Memory的主要性能特点 Flash Memory的工作原理 地址分配与连接 　　　内存地址分配很重要。由于存储器芯片单片容量有限，总要用许多芯片才能组成一个存储器，所以在选好所需芯片，地址分配完成后，就要考虑使用译码的方法产生片选信号，并连接于对应芯片上。 1．芯片选择 　　　在微机的主存系统中，由于使用的芯片单片容量是有限的，构成一定容量的存储器要选择多块芯片，所以就存在芯片选择问题。在选片过程中，要考虑芯片容量、总存储容量、时序匹配等问题。 2．CPU与存储芯片的时序验算 　　 CPU 在取指和存储器读或写操作时是有固定时序的，并由此来确定对存储器存取速度的要求。或在存储器已经确定的情况下，是否需要插入等待周期，以及如何实现。　 存储器与8086CPU连接 只读存储器与8086CPU的连接 　　ROM与8086相连扩展程序存储器时，一般选用2716、2732、2764、27128等芯片，它们都是8位芯片，为满足既可访问8位，又可访问16位存储器数据的要求，必须将芯片成对使用。 　　2片2764与8086系统相连的示意图如图6-21所示。 存储器与8086CPU连接 静态RAM与8086CPU的连接 　　某8086系统用静态RAM6116构成4ＫＢ的数据存储器，其连接示意图如图6-22所示。 存储器与8086CPU的连接 RAM、ROM与8086CPU的连接 　　某8086系统要求设计一存储器，要求扩展RAM 32KB,地址从00000Ｈ开始的连续区域，扩展ROM 32KB，地址从F8000H开妈的连续区域。 RAM、ROM与8086CPU的连接 （1）芯片选择 　　RAM要求扩展32KB，可选8K×8(2764)4片；ROM要求扩展32KB，可选8K×8(6264)4片。 RAM、ROM与8086CPU的连接 （2）地址分配与连线 　　低位地址直接与芯片地址线相连，高位地址产生片选信号。 ROM、 RAM与8086CPU连接地址的分配如表6-8所示。 （3）控制信号连接 　　如图6-23所示。 　　 数据线的连接 　　数据线是CPU与存储器交换信息的通路，它的连接要考虑驱动问题及字长。 控制信号的连接 　　CPU在与存储器交换信息时，主要有以下几个控制信号：读／写信号、存储器选择信号等。这些信号要与存储器正确相连，以实现所需的控制。 负载能力的验算 　　现在存储器直流负载能力很小，在小型系统中，CPU可以直接和存储器相连。而较大的系统中，就要考虑CPU的驱动能力，