第一章-常用逻辑电平和基本输入输出结构.docxVIP

第一章 常用逻辑电平及其基本输入输出结构 第一节 常用逻辑电平 1.1.1基本概念 表示数字电压的高、低电平通常称为逻辑电平。要了解逻辑电平的内容，首先要知道以下几个概念的含义。 输入高电平门限(Vih)：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 输入低电平门限(Vil)：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 输出高电平门限(Voh)：保证逻辑门的输出为高电平时的 HYPERLINK /view/355572.htm \t _blank 输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。 输出低电平门限(Vol)：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。 阈值电平(Vt)：数字电路芯片??存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平 Vih，输入低电平 Vil。该电平只是用来表征数字电路芯片的特性，实际硬件电路设计过程中具有实际意义的是Vih和Vil。 对于一般的逻辑电平，Vih、Vil、Voh、Vol以及Vt的关系为：Voh Vih Vt Vil Vol。 Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。 Iol：逻辑门输出为低电平时的负载电流（为灌电流）。 Iih：逻辑门输入为高电平时的电流（为灌电流）。 Iil：逻辑门输入为低电平时的电流（为拉电流）。 1.1.2 常用逻辑电平标准 常用的逻辑电平有：TTL、CMOS、ECL、PECL、LVDS、LVPECL、RS232、RS422、RS485、CML、SSTL、HSTL等。其中： TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列、3.3V系列、2.5V系列和1.8V系列，3.3V的TTL电平和CMOS电平通常称为LVTTL和LVCMOS。 RS232/RS422/RS485是串口(UART)的电平标准，RS232是单端输入输出，RS422和RS485是差分输入输出。 ECL、PECL、LVPECL、LVDS、CML是差分输入输出电平。 SSTL主要用于DDR存储器，HSTL主要用于QDR存储器。 电平标准参数如下表所示，不同厂商生产的芯片，逻辑电平参数可能会略有不同，建议使用过程中通过查看芯片手册进一步确认。 逻辑电平VccVihVilVohVolTTL5.0V2.0V0.8V2.4V0.5VLVTTL3.3V2.0V0.8V2.4V0.4VLVTTL2.5V1.7V0.7V2.0V0.2VLVTTL1.8V1.17V0.63V1.35V0.45VCMOS5.0V3.5V1.5V4.45V0.5VLVCMOS3.3V2.0V0.8V2.4V0.4VLVCMOS2.5V1.7V0.7V2.0V0.4VLVCMOS1.8V1.17V0.63V1.35V0.45VECL0V/Vee=-5.2V-1.24V-1.36V-0.88V-1.72VPECL5V3.78V3.64V4.12V3.28VLVPECL3.3V2.27V1.68V2.27V1.68VLVPECL2.5V1.47V0.88V1.47V0.88VRS2325V3.0V-3.0V5.0V-5.0VRS485/RS4223.3V/5V1.9V1.8V3.3V0.3VLVDS3.3V/5V1.252V1.249V1.252V1.249VSSTL181.8V1.025V0.775V1.5V0.3VHSTL181.8V0.95V0.55V1.1V0.4VCML3.3V3.3V2.9V3.3V2.9V 由上表可见，常用的差分信号电平标准LVPECL、LVDS、CML的输入和输出端具有相同的门限参数。这是由产生差分信号的硬件结构决定的，下一节详细说明。 第二节 基本输入输出结构 除电源引脚外，芯片管脚的功能分为低速的普通输入/输出引脚(GPIO)、高速的时钟引脚和高速数据信号引脚等。目前主流CMOS芯片的低速和高速引脚均是基于MOS管结构，只是低速引脚的结构相对简单