第04章 组合逻辑电路 数字电子技术基础课件.ppt

第04章 组合逻辑电路 数字电子技术基础课件.ppt

  1. 1、本文档共116页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第04章 组合逻辑电路 数字电子技术基础课件

第三章 组合逻辑电路 本章主要内容 4.1 概述 2. 逻辑功能的描述 其输出输入的逻辑关系可表述为 4.2.1 组合逻辑电路的分析方法 例4.2.1 分析图 4.2.1所示逻辑电路的逻辑功能。 b.化简: c.由上述最简逻辑式可得输出输入的真值表如表4.2.1所示 例4.2.2 分析图4.2.2所示电路的逻辑功能 练习:如图4.2.3所示电路,分析其逻辑功能。 4.2.2 组合逻辑电路的设计方法 二 、写出逻辑函数式 组合逻辑电路的设计过程也可用图4.2.4的框图来表示 例3.2.3设两个一位二进制数A和B,试设计判别器,若AB,则输出Y为1,否则输出Y为0. 例3.2.4 设 x 和y 是两个两位的二进制数,其中x=x1 x2,y=y1 y2,试设计一判别器,当x y 时,输出为1; 否则为0,试用与非门实现这个逻辑要求 练习 4.3 若干常用的组合逻辑电路 一、 普通编码器 其输出输入的真值表为 其逻辑电路如图4.3.2所示 二 、优先编码器 由P170图4.3.3可知,不考虑扩展端,8线-3线优先编码器(设I7优先权最高,…,I0优先权最低)其真值表如表所示 为了扩展电路的功能和使用的灵活性,在8线-3线优先编码器74HC148中附加了选通输出端Y ?S和扩展端Y ?EX,且由P170图4.3.3可知 74HC148的真值表如下表 说明: 例3.3.1试用两片74HC148接成16线-4线优先编码器,将A?0~ A?1516个低电平输入信号编为0000~1111 16个4位二进制代码,其中A?15的优先权最高, A?0的优先权最低 b.根据优先权的要求,若第一片的优先级比第二片高,则第一片的输入为A?15~ A?8,第二片的输入为A?7~ A?0。当第一片工作,即有输入信号时,第二片禁止工作,也就是使得第二片的S?=1。 c. 由于74HC148输出端只有3个,要想根据要求输出为4线,必须借用第一片的扩展端Y?EX。由于有输入时,Y?EX=0,无输入时Y?EX=1,故加反相器可作输出四位二进制数码的最高位。 三、 二-十进制优先编码器74LS147 其功能表为 4.3.2 译码器 其真值表如表 1.二极管与门阵列构成的3位二进制译码器 则当A2A1A0=010时,则只有Y2=1 2.中规模集成译码器74HC138 图4.3.9为74HC138的逻辑符号 其逻辑功能表为 注: b. 当S1=1,S?2+ S?3=0时,译码器处于工作状态 例3.3.2 试用两片3线-8线译码器74HC138组成4线-16线译码器,将输出的4位二进制代码D3 D2 D1 D0译成16个独立的低电平信号Z?0~ Z?15 实现的电路如图4.3.10所示 二 、二-十进制译码器 三、用译码器设计组合逻辑电路 解:先将要输出的逻辑函数化成最小项之和的形式,即 由于74HC138的输出为 例4.3.2 试利用3线-8线译码器74HC138及与非门实现全减器,设A为被减数,B为减数,CI为低位的借位,D为差,CO为向高位的借位。 c.由74HC138的输出可知 例4.3.3 由3线-8线译码器74HC138所组成的电路如图4.3.14所示,试分析该电路的逻辑功能。 输出输入的真值表为 四 、显示译码器 注:(1) 半导体数码管每段都是一个发光二极管(LED),材料不同,LED发出光线的波长不同,其发光的颜色也不一样。 (3) 半导体数码管的优点是工作电压低,体积小、寿命长、可靠性高、响应时间短、亮度高等。缺点为工作电流大(10mA)。 当有外加电场,并且选择不同的电极组合并加以电压,由于液晶分子的整齐排列被破坏,呈浑浊状态,射入的光线大部分被吸收,故呈暗灰色,可以显示出各种字符来。 如共阴极数码管BS201A 下表为BCD-七段显示译码器的真值表(驱动共阴极数码管) 从真值表画出Ya~ Yg的卡诺图,圈“0”然后求反可得各输出端的逻辑式 各输出端的逻辑式为 7448是就是按照上面的逻辑式设计,并添加一些附加控制端和输出端,集成的BCD-七段显示译码器,可以驱动共阴极数码管。其逻辑图如图4.3.16所示 其中: 4.3.2 译码器 4.3.2 译码器 4.3.2 译码器 图3.3.13为7448驱动共阴极半导体数码管BS201A的工作电路。 利用RBI ?和RBO ?的配合,实现多位显示系统的灭零控制,图4.3.19为有灭零控制的8位数码显示系统 3.3.3 数据选择器 其中数据选择器的逻辑图形符号如图4.3.21所示其中之一的数据选择器的逻辑图如图4.3.22所示 其中对于一个数据选择器: 其真值表如下表所示 例4.3.4试用双4选1数据选择器74HC153组成8选1数据

文档评论(0)

ranfand + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档