10电子技术(D触发器、寄存器).pptVIP

第20章 时序逻辑电路 * 清华大学电机系唐庆玉1997年制作 如发现有人剽窃必定追究！ 千岛湖风光 千岛湖画面属唐庆玉个人创作，青山緑水蓝天白云，剽窃必究 清华大学电机系电工学教研组唐庆玉编 20.1 触发器 R-S触发器 D触发器 20.2 寄存器 第20章 时序逻辑电路 20.1 触发器 20.1.1 R-S触发器 RD SD Q Q RD— RESET 直接复位端 S D— SET 直接置位端 Q, Q 输出端 1. 基本的R-S触发器 组成：用2个与非门(或或非门)构成 R-S触发器真值表 RD SD Q Q 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状? 0 0 不确定? RD SD Q Q 0 1 1 1 0 0 RD=0同时SD=1时, Q=0。故RD称为复位端,或称为清0端 R-S触发器真值表 RD SD Q Q 0 1 1 1 0 0 RD SD Q Q 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状? 0 0 不确定? SD=0同时RD=1时, Q=1。故SD称为置位端,或称为置1端 RD SD Q Q R-S触发器真值表 RD SD Q Q 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状? 0 0 不确定? ? 指R、S从01或10变成11时,输出端状态不变 1 1 1 1 0 0 RD SD Q Q R-S触发器真值表 RD SD Q Q 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状? 0 0 不确定? ? 指RD、SD同时从00变成11时, 输出端状态不定 0 0 1 1 1 1 R-S触发器真值表 RD SD Q Q 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状? 0 0 不确定? ? 指RD、SD同时从00变成11时, 输出端状态不定 RD SD Q Q 0 0 1 1 1 1 1 1 RD SD Q Q 0 0 1 1 1 1 1 1 0 0 0 0 即Q、Q也可能是01, 也可能是10 设计电路时此种情况 应避免 R-S 触发器特点: (1) 具有两个稳态(Q=0,Q=1或Q=1,Q=0), 称为 双稳态触发器. (2) 可触发使之翻转 (使RD、SD之一为0时可翻转). (3) 具有记忆功能(RD、SD都为1时，保持原来状态). R-S触发器应用举例: 单脉冲发生器 RD SD Q Q +5V +5V 4.7k? 4.7k? K R-S触发器应用举例: 单脉冲发生器 RD SD Q Q +5V +5V 4.7k? 4.7k? K R-S触发器应用举例: 单脉冲发生器 RD SD Q Q +5V +5V 4.7k? 4.7k? K Q Q t 正脉冲 负脉冲 2. 时钟控制电平触发的R-S触发器 触发器功能表 RD SD Q Q R S CP CP: 时钟脉冲 (Clock Pulse) R、S 控制端 CP R S Q n+1 说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 ? ? Qn 保持 时钟控制电平触发的R-S触发器(续) 时钟控制 —只有CP=1时,输出端状态才能改变 电平触发— 在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变 CP R S Q n+1 说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免