6章 时序逻辑电路的分析与设计.pptVIP

第6章 时序逻辑电路的分析与设计 6.1概述 时序逻辑电路的定义 时序逻辑电路的结构形式 时序逻辑电路的分类 6.1.1时序逻辑电路的定义 若一个逻辑电路在任何时刻产生的输出信号不仅与该时刻的输入信号有关，而且还与电路原来的状态有关，则称该电路为时序逻辑电路。 6.1.2时序逻辑电路的结构 6.1.3时序逻辑电路的分类 按照电路的工作方式，分为同步时序逻辑电路和异步时序逻辑电路两大类。 在同步时序逻辑电路中，各触发器的时钟脉冲相同；。在异步时序逻辑电路中，各触发器的时钟脉冲不相同，各触发器状态的改变不是同时发生的。 按照电路输出对输入信号的依从关系，可分为Mealy型时序电路和Moore型时序电路。 如果时序逻辑电路的输出是电路输入和电路状态的函数，则称为Mealy型时序电路； 如果时序逻辑电路的输出仅仅是电路状态的函数，则称为Moore型时序电路。 6.2 时序逻辑电路的分析 由触发器构成的同步时序逻辑电路的分析方法 状态表的两种不同格式及填写方法 由触发器构成的异步时序逻辑电路的分析方法 时序逻辑电路的分析举例 6.2.1时序逻辑电路的分析步骤 1．由给定的逻辑电路图写出下列各逻辑方程： （1）各触发器的时钟方程。 （2）各触发器的驱动方程。 （3）时序电路的输出方程。 2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。 3．根据状态方程和输出方程，列出该时序电路的状态转换真值表，画出状态转换图。（难点） 4．根据电路的状态转换图说明电路的逻辑功能。 6.2.2同步时序逻辑电路的分析举例 例 分析图所示时序逻辑电路的功能。 4．电路的逻辑功能分析 由状态图可知，是一个二进制可逆计数器。 6.2.3异步时序逻辑电路的分析举例 解：该电路属于Moore型异步时序逻辑电路。 1．写出时序电路的各逻辑方程式 （1）时钟方程 （2）驱动方程 （3）输出方程 2．将驱动方程代入JK触发器特性方程，得到状态方程 (CP由1→0时有效) ( 由1→0时有效) 3．列出状态转换真值表（难点），画出状态转换图。 6.3同步时序逻辑电路的设计 同步时序逻辑电路的设计步骤 建立原始状态图的具体过程 原始状态图的简化方法 同步时序逻辑电路的设计举例 6.3.1同步时序逻辑电路的设计步骤 1．由给定的逻辑功能求出原始状态图(逻辑抽象)(难点) （1）分析电路的输入条件和输出要求，确定输入变量、 输出变量及该电路应包含的状态， 并用字母S0、S1、… 表示这些状态。 （2）分别以上述状态为现态，确定在每一个可能的输入组合作用下应转移到哪个状态及相应的输出，即可求出原始状态图。 例1 试建立如下电路的原始状态图。该电路是1111序列检测器。当连续4个或4个以上的“1”（高电平）输入检测器时，检测器便输出高电平“1”，在其它情况下输出低电平“0”。 例2 设计一个同步8421码的十进制加法计数器 。 例3 设计一个同步六进制加法计数器 2．状态化简 对原始状态图进行化简，合并等效状态，从而使设计出来的电路得到简化。 例1: 3．状态编码、并画出编码后的状态图和状态表。采用的状态编码方案不同，最终所得到的电路形式也不同。 例1: 4．选择触发器的类型及个数。 触发器的个数n应满足n≥log2 M ，M为状态的数目。 例1: 5．求出电路的输出方程和各触发器的驱动方程。 例1: 6．画出电路的逻辑电路图，并检查自启动能力。 6.3.2同步时序逻辑电路设计举例 例 2试设计一个同步8421码的十进制加法计数器，采用JK触发器实现。 解：（1）根据设计要求可知，该电路没有输入信号，有一个输出信号Z表示进位信号。可直接得到状态图如图所示。 （2）由此状态图很容易得到相应的输出方程以及次态卡诺图如图所示。 （3）由上述状态方程可得各触发器的驱动方程： （4）由上述驱动方程即可得到同步十进制加法计数器的逻辑电路图如图所示。将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，因此该电路能够自启动。 本章小结 1．时序逻辑电路一般由组合电路和存储电路两部分组成。 2．按照电路的工作方式，时序逻辑电路可以分为同步和异步时序逻辑电路两大类；按照电路输出对输入信号的依从关系，时序逻辑电路又可分为Mealy型和Moore型时序电路。 3．在Mealy型