第2章 集成电路制造工艺.docVIP

目的： （1）了解晶体管工作原理，特别是MOS管的工作原理 （2）了解集成电路制造工艺 （3）了解COMS工艺流程 2.1 半导体基础知识 半导体硅原子结构：4个共价键，比较稳定，没有明显的自由电子。 2.1.1 半导体能带 禁带带隙介于导体和绝缘体之间 2.1.2 半导体载流子 空穴和电子 2.1.3 半导体分类 N型半导体和P型半导体 掺杂半导体的特点：（1）导电性收掺杂浓度影响。被替代的硅原子数越多，材料的电阻率越低，越容易导电。 （2）多子的浓度取决于杂质浓度，勺子的浓度取决于温度。 关于扩散电阻： 集成电路中经常见到的扩散电阻其实就是利用掺杂的方法改变材料的电阻率得到的。但是当掺杂的杂质浓度增高时，电阻率会随着浓度增高快速降低吗？（与温度有关：杂质需要完全电离；掺杂半导体中载流子的迁移率会随杂质浓度增加而显著下降） 2.1.4 PN结 单向导电性：整流、开关、稳压二极管。 2.1.5 MOS场效应管 （1）MOS管结构 NMOS、PMOS和CMOS MOS管是左右对称的，漏和源可以互换，只是外加电压不同。 漏区和源区称为有源区，是由掺杂形成的。 栅：铝栅和硅栅（性能更好） 图2.8 （2）MOS管工作原理 反型层、沟道、饱和。饱和之后，沟道形成楔型，电流不再增加。（漏端电压增加，但沟道的电阻率也在增加） （3）MOS管应用 数字电路：开关作用，栅压为VDD或GND 模拟电路：栅压节约VDD和GND之间，调整电流大小，进行信号放大作用。 2.2 工艺流程 2.2.1 制造工艺介绍 集成电路的制造是平面工艺，需要多层加工。 图2.15和图2.16 芯片是由底层P-Sub到最上层的不同图形层次叠加而成。 2.2.2 材料的作用 表2.1 集成电路中所需要的材料 导体：低值电阻，电容极板，器件边线，接触，焊盘 半导体：衬底 绝缘体：电容介质，栅氧化层，横向隔离，层间隔离，钝化层 2.2.3工艺流程 集成电路的制造工艺是由多种单道工艺组合而成的，单道工艺通常归为以下三类： 薄膜制备工艺：包括外延生长、氧化工艺、薄膜淀积工艺，如制造金属、绝缘层等。 图形转移工艺：包括管科工艺和刻蚀工艺。 掺杂工艺：包括扩散工艺和离子注入工艺。 以上工艺重复、组合使用，就形成集成电路的完整制造工艺。 光刻掩模版（mask）：版图完成后要交付给代工厂，将版图图形转移到晶圆上，就需要经过一个重要的中间环节——制版，即制造一套分层的光刻掩膜版。 制版——光刻掩膜版就是讲电路版图的各个层分别转移到一种涂有感光材料的优质玻璃上，为将来再转移到晶圆做准备，这就是制版。 每层版图都有相对应的掩膜版，并对应于不同的工艺。 图2.17 芯片制造过程 2.2.4 常用工艺之一：外延生长 半导体器件通常不是直接做在沉底上的，而是先在沉底上生长一层外延层，然后将器件做在外延层上。外延层可以与沉底同一种材料，也可以不同。 在双极型集成电路中：可以解决原件间的隔离；减小集电极串联电阻。 在CMOS集成电路中：可以有效避免闩锁效应。 2.2.5 常用工艺之二：光刻 目的：按照的集成电路的设计要求，在SiO2或金属层上面刻蚀出与光刻掩膜版完全相对应的集合图形，以实现选择性扩散或金属布线的目的。 图2.19 光刻工艺流程图 在晶圆上涂一层光刻胶，并将掩膜版放在其上。 曝光。正胶赶帮部分易溶解，负胶则相反。 显影、刻蚀。 去除光刻胶 图2.21 正胶、负胶特性 图2.23 光刻与刻蚀的全过程 集成电路中每一层的制备都需要涂一层光刻胶，都需要一层掩膜版，也需要曝光、显影以及刻蚀。一个芯片制造可能需要20或30个这样的材料层。 多晶硅的刻蚀：预刻蚀、主刻蚀、过刻蚀 2.2.6 掺杂 作用：形成PN结，形成电阻，形成欧姆接触，形成双极晶体管的基区、发射区、集电区或MOS管的源和漏。 主要的掺杂工艺：扩散和离子注入 扩散：根据扩散的原理，使杂质从高浓度处向低浓度处扩散。两个要素：高温和浓度梯度。 离子注入：与扩散比，离子注入技术具有加工温度低、大面积注入杂志仍能保证均匀、掺杂种类广泛等优点。 原理：用一台离子加速器加速杂志粒子向前运动，轰击硅晶圆表面，最后杂志粒子能量损失后，渗入到晶圆内部停留下来形成。 漏源自对准：图2.26 离子注入形成的漏源自对准 2.2.7 薄膜制备 目的：通过物理或化学方式在硅晶圆上淀积材料层，来满足集成电路设计的需要，如金属、多晶硅及磷化玻璃等。 常用方法：氧化、物理气相淀积和化学气相淀积 1、氧化 （1）SiO2的作用 屏蔽杂质、栅氧化层、介质隔离、器件保护和表面钝化 （2）SiO2的制备 需要高纯度，目前最常用的方法是热氧化法。主要分为干氧氧化、水汽氧化和湿氧氧化三种。 （3）氮化硅的制备 主要用作：金属上下层的绝缘层、徜徉的屏蔽层、芯片表面的钝化层。 2、